PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-036759

(43) Date of publication of application: 07.02.1995

(51)Int.CI.

G06K 19/07 G11C 16/06

(21) Application number: **05-175619**

(71)Applicant: HITACHI LTD

HITACHI VLSI ENG CORP

HITACHI KEIYO ENG CO LTD

(22)Date of filing:

15.07.1993

(72)Inventor: KATAYAMA KUNIHIRO


KAKI KENICHI **OOKUBO CHIKAO** KIKUCHI TAKASHI KISHI MASAMICHI SUZUKI TAKESHI KADOWAKI SHIGERU TSUNEHIRO TAKASHI TAKATANI YOSHIO

SAITO MANABU

(54) SEMICONDUCTOR FILING SYSTEM

(57) Abstract:

PURPOSE: To provide a semiconductor filing system in which write speed on memory can be accelerated and a long service life, a low cost, and reliability can be attained. CONSTITUTION: This system is provided with a card controller 9 which controls the inside of a card and a microcomputer 7 which controls file data and the card controller 9. Furthermore, flash memory and a mask ROM (inexpensive) are used as memory 1 for file data storage as local memory 6, and the mask ROM is shared as memory 2 for attribute storage. Also, a PSRAM 13 is used as a control table 3 that is a part of data managing information(information to record the number of times of rewrite and to uniformalize the number of times of rewrite), a write buffer 4 for the acceleration of write speed, and a garbage buffer 5 when unrequired data erasure processing is performed.



LEGAL STATUS

[Date of request for examination]

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-36759

(43)公開日 平成7年(1995)2月7日


(51) Int.CL ⁶ G 0 6 F 12/00 G 0 6 K 19/07	機別記号 庁内整理番号 520 P 8944-5B	P I 技術表示質
G11C 16/08		G06K 19/00 N G11C 17/00 309 Z 審査請求 未解求 請求項の数7 OL (全54頁
(21)出蘇番号	特顧平5-175619	(71)出顧人 000005108 株式会社日立製作所
(22) 出顧日	平成5年(1993)7月15日	東京都千代田区神田駿河合四丁目 6 番地 (71)出顧人 000233468 日立超エル・エス・アイ・エンジニアリ グ株式会社 東京都小平市上水本町 5 丁目20番1 号
		(71)出現人 000233217 日立京東エンジニアリング株式会社 千葉県習志野市東習志野7丁目1番1号
		(74)代理人 弁理士 官田 和子
		最終頁に統

(54) 【発明の名称】 半導体ファイルシステム

(57)【要約】

【目的】 メモリへの書き込み速度の向上、長寿命化、 低価格化、および信頼性向上を図った半導体ファイルシ ステムを提供する。

【構成】 カード内部のコントロールを行うカードコントローラ9と、ファイルデータやカードコントローラの制御を司るマイコン7とを有する。さらに、ローカルメモリ6としてファイルデータ格納用メモリ1にフラッシュメモリとマスクROM(低価格である)を使用し、そのマスクROMをアトリビュート格納用メモリ2として共用する。また、PSRAM13をデータ管理情報(音換え回数を記録し、音換え回数の均等化を図るための情報)の一部である制御テーブル3、書き込み速度向上のためのライトバッファ4及び不要データ消去処理時のガーベイジバッファ5として使用する。



【特許請求の範囲】

【論求項1】電気的消去可能な第1の不揮発性メモリ と、電気的消去不可能な第2の不揮発性メモリと、揮発 性メモリと、これらのメモリを制御するコントローラ と、上記コントローラを制御する制御部とを有して、外 部から指定された論理アドレスに対応する物理アドレス にアクセスする半導体ファイルシステムにおいて、

上記第1の不揮発性メモリは、外部で演算処理を行うた めのデータと、該データが格納されている物理アドレス 第1の不揮発性メモリの状態を示す第2の管理情報とを 記憶し、

上記第2の不揮発性メモリは、外部と上記データを入出 力するためのインターフェース情報と、上記データのう ちの書替え不要なものとをあらかじめを記憶し、

上記コントローラは、上記第1の不揮発性メモリからデ ータを出力する際および上記揮発性メモリにデータを入 力する際に、上記物理アドレスの予め定められた上位ビ ットを構成する物理セクタアドレスを決定する制御手段 と、上記決定された物理セクタアドレスを格納するセク(20)割り込み要因を記憶する割込み要因記憶手段とを有し、 タアドレス格納手段と、上記物理セクタアドレスで決ま るセクタ内のアドレスを連続発生するアドレス連続発生 手段とを有し.

上記制御部は、上記インターフェース情報と上記第1、 第2の管理情報とに従って、外部とのデータの入出力を 制御し、外部から上記第1の不揮発性メモリへの書き込 みデータを一旦上記揮発性メモリに記憶させた後. 上記 **揮発性メモリから上記書き込みデータを上記第1の揮発** 性メモリに転送し、

は、上記第1の不揮発性メモリから上記物理セクタアド レスのデータを出力する際および上記揮発性メモリに上 記物理セクタアドレスのデータを入力する際に、物理セ クタアドレスおよび上記連続発生されたアドレスを上記 第1の揮発性メモリおよび揮発性メモリに出力すること を特徴とする半導体ファイルシステム。

【請求項2】請求項1記載の半導体ファイルシステムに

上記揮発性メモリは、上記第1の不揮発性メモリに格納 されたデータのうち不要なデータを消去する際に、消去 処理の対象となる範囲に含まれる必要なデータを一時的 に記憶することを特徴とする半導体ファイルシステム。 【請求項3】請求項1または2記載の半導体ファイルシ ステムにおいて.

上記セクタアドレス格納手段を複数個有し、

上記半導体ファイルシステムは、

複数セクタを連続でアクセスする要求を外部から受けた 場合に、一方のセクタアドレス格納手段に次にアクセス するセクタアドレスを格納する制御部と、

1セクタ分のデータの入出力が終了後、上記一方のセク 50 【従来の技術】半導体ファイルシステム、例えば、小型

タアドレス格納手段が有する物理セクタアドレスを他方 のセクタアドレス格納手段が受付けるための信号を出力 する手段とを有することを特徴とする半導体ファイルシ

2

【請求項4】請求項1、2または3記載の半導体ファイ ルシステムにおいて、

上記第1、第2の管理情報は、揮発性メモリに転送さ

上記データに対応した上記管理情報にアクセスする際 と論理アドレスとの対応を示す第1の管理情報と、上記 10 に、上記管理情報の種類に対応して予め定められたアド レスを出力する制御部と.

> 上記予め定められたアドレスと、上記データに対応した 論理セクタアドレスとより、上記管理情報が格納されて いる物理アドレスを生成するアドレス生成部とを有する ことを特徴とした半導体ファイルシステム。

> 【論求項5】論求項1、2、3または4記載の半導体フ ァイルシステムにおいて、

> 上記コントローラから割込み信号を受付けて、割込み要 因に応じた処理を行う制御部と、

上記制御部は、割込み儘号を受付けると、上記割込み要 因記憶手段から割込み要因を読みだすことを特徴とする 半導体ファイルシステム。

【論水項6】請求項1、2、3、4または5記載の半導 体ファイルシステムにおいて、

上記揮発性メモリがリフレッシュを必要とするものであ る場合に、上記揮発性メモリのリフレッシュ制御のため に、予め定められた一定時間を計測する時間計測手段

上記アドレス連続発生手段及びセクタアドレス格納手段 30 上記一定時間内に行われたリフレッシュ回数をカウント する計数手段と.

> リフレッシュ制御信号を出力し、上記時間計測手段が計 測する―定時間内にリフレッシュ制御信号を出力した回 数が一定回数に達した後は、上記一定時間内はリフレッ シュ制御信号を出力しないリフレッシュ制御信号出力手 段とを有することを特徴とする半導体ファイルシステ **L.**

> 【請求項7】請求項1、2.3、4.5または6記載の 半導体ファイルシステムにおいて、

40 上記インタフェース情報は、PCMCIA規格のインタ フェース仕様で有り、

| Cカードとして構成されたことを特徴とする半導体フ ァイルシステム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体ファイルシステム に係り、特に不揮発性メモリを記憶媒体として高性能高 信頼性を図った半導体ファイルシステムに関する。

[0002]

情報機器であるカード型ファイル記憶システムには、フ ラッシュメモリを用いたものがある。フラッシュメモリ は電気的に書き替え可能なROMであり、不揮発性メモ リでありながらファイル記憶装置の記憶媒体として期待 されるメモリ素子である。一種のEEPROMと捉える こともできるが、一般的な EEPROMとの決定的な追 いはデータの消去単位を大きくすることにより巣積度を 高くしていることである。従って大容量のファイル記憶 装置を比較的安価に構築できる。このフラッシュメモリ を使用したファイル記憶装置の従来技術としては特別平 10 2-292798号公報のフラッシュEEPROMシス テムが挙げられる。これはフラッシュメモリの素子的な 欠点である書き替え回数の制限を、システム的な対策を とることにより緩和する方式についての発明であり、フ ァイル記憶装置に適したフラッシュメモリチップの構造 を提案する。さらに、誤り訂正制御や、キャッシュメモ りを用いて、キャッシュメモリの音換えのために 1 番長 いあいだ音換えられずにいるファイルを見つけるための ファイル書き換えの時間監視制御を行うことも提案した 発明である。誤り訂正制御とは避気ディスク装置に合わ 20 せたフラッシュメモリの記憶単位である1セクタ512 パイトごとに誤り訂正符号を付与し、素子不良によりデ 一々誤りが生じた際に誤り訂正符号をもとに検出し訂正 するものである。これにより実質的に可能な音換え回数 を増やすことが可能である。またファイル音換えの時間 監視制御とは具体的には、一度書き込まれたファイルが 次に善換えられるまでの時間を監視し、1番長く書き換 えられていないファイルでなければ揮発性のバッファメ モリ (キャッシュメモリ) にデータを格納しておき、頻 紫に書換えが起こるファイルに対してフラッシュメモリ 30 の実質的な書換え回数を減じるものである。これらのア イデアを採用することによりフラッシュメモリを使用し た記憶装置として実用的な寿命を確保することを目的と している。

3

[0003]

【発明が解決しようとする課題】上記従来技術はフラッ シュメモリの書換え回数に制限があることに鑑み、記憶 媒体としてフラッシュメモリ以外にそれよりも高速かつ **会換え寿命の長い揮発性メモリ(キャッシュメモリ)を** 設け、揮発性メモリには、頻繁に音換えが行われるファ イル、例えば、ディレクトリやFAT (ファイルアロケ ーションテーブル)を記憶することとしている。しかし この揮発性メモリはフラッシュメモリのもう一つの欠点 である音換えの遅さをカバーするようには使用されてい ない。つまりメモリの延命策として先述の揮発性メモリ に頻繁に音換えるファイルを格納して、フラッシュメモ リ上では音換えが起きないようにしているが、キャッシ ュメモリのため大容量のファイルは格納できない。例え は切めて含き込む大容量のファイルは揮発性メモリを使

き込むことになるため、書き込みアクセスが低速化する ことになる。つまり磁気ディスク装置では高速にアクセ スが可能となる連続的な大容量のデータに関して、アク セス性能が磁気ディスク装置に対して非常に劣るように なる。同様に誤り訂正符号を使用することは、その符号 生成や誤り検出、訂正に時間と多大な処理量を要し、性 能低下や回路の複雑化を招く。

【()()()(4) またフラッシュメモリは将来的には半導体 メモリの中では安価になると考えられているが、ファイ ル記憶装置として現在主流となっているハードディスク 装置との価格差は耐衡撃性の有利さでは補いきれないも のがあり、こと数年はこの状態が続くものと予想され る。またハードディスク自体技術革新が進み、小型軽量 耐衝撃性の向上には目を見張るものがあり、価格的に対 抗できるようにしなければ半導体ファイルシステムを― 般化することはできない。

【0005】そしてまたハードディスクとの差別化の一 つである薄型化を強調して、ICカード化を進めるべき であるが、このためにはICカードの標準規格であるP CMC | A (Personal Computer Memory Card Internat nonal Association)規格のインタフェース仕様をカード 内に盛り込むことを考慮した構成にしなければならな Ļì.

【① 〇〇 6】上記従来技術はこれらのことに対する考慮 がなされていない。本発明は、書き込み時の高速化と、 低価格化とを図り、さらにICカードの標準規格に対応 できるファイルシステムを提供することである。 [0007]

【課題を解決するための手段】上記課題を解決するため に、本発明は、電気的消去可能な第1の不揮発性メモリ と、電気的消去不可能な第2の不揮発性メモリと、揮発 性メモリと、これらのメモリを制御するコントローラ と、上記コントローラを制御する制御部とを有して、外 部から指定された論理アドレスに対応する物理アドレス にアクセスする半導体ファイルシステムにおいて、上記 第1の不揮発性メモリは、外部で演算処理を行うための データと、上記データが格納されている物理アドレスと 論理アドレスとの対応を示す第1の管理情報と、上記第 1の不復発性メモリの状態を示す第2の管理情報とを記 慥し、上記第2の不揮発性メモリは、外部と上記データ を入出力するためのインターフェース情報と、上記デー タのうちの書替え不要なものとをあらかじめを記憶し、 上記コントローラは、上記第1の不揮発性メモリからデ ータを出力する際および上記揮発性メモリにデータを入 力する際に、上記物理アドレスの予め定められた上位ビ ットを構成する物理セクタアドレスを決定する制御手段 と、上記決定された物理セクタアドレスを格納するセク タアドレス格納手段と、上記物理セクタアドレスで決ま るセクタ内のアドレスを連続発生するアドレス連続発生 用せず、音き込み速度の遅いフラッシュメモリに直接書 50 手段とを有し、上記制御部は、上記インターフェース情 報と上記第1. 第2の管理情報とに従って、外部とのデ ータの入出力を制御し、外部から上記第1の不揮発性メ モリへの書き込みデータを一旦上記揮発性メモリに記憶 させた後、上記揮発性メモリから上記書き込みデータを 上記第1の揮発性メモリに転送し、上記アドレス連続発 生手段及びセクタアドレス格納手段は、上記第1の不揮 発性メモリから上記物理セクタアドレスのデータを出力 する際および上記掉発性メモリに上記物理セクタアドレ スのデータを入力する際に、物理セクタアドレスおよび および揮発性メモリに出力することとしたものである。 [8000]

【作用】本発明では、記憶データの铬納単位をハードデ ィスクの1セクタと同じとする。そしてホストとのデー タのやり取りは全てこのセクタ単位で行う。これを高速 転送するために高速にアドレスを発生する手段を設け る。そしてこの高速アドレス発生に書き込み速度を合わ せるために揮発性メモリをライトバッファとして用い、 全ての含き込みデータを一度このライトバッファに格納 する。そしてライトバッファはあくまでも一時的なデー 20 タ退選に用い、 ホストからのデータ転送終了後にはライ トバッファからフラッシュメモリへのデータ転送を速や かに行う。つまりライトバッファはフラッシュメモリの 寿命対策には用いず、高速データ転送のためだけに用い る。フラッシュメモリの寿命対策には、例えば、消去回 数の管理を行うことにより図る。これはフラッシュメモ リの消去単位に消去回数を第2の管理情報として記録 し、この消去回数によりフラッシュメモリの劣化度を判 断して書き込み位置の決定に用い、劣化の進行を平均化 するものである。このため消去回数の記録等は、ライト 30 バッファに使っている揮発性メモリにする。

【()()()()() | 一方データ格納用のメモリとしてフラッシ ュメモリ(第1の不揮発性メモリ)と、電気的書換え不 可能な不揮発性メモリ(第2の不揮発性メモリ)、例え ぱマスクROMやワンタイムPROMとを使用する。そ してこの電気的書換え不可能な不揮発性メモリをインタ ーフェース情報 (例えば、 ICカードの内部構成やアク セス形式など)を格納するメモリとして用いる。

【0010】上記により、ホストから本半導体ファイル システムに対するデータ転送時にはホストのデータ転送 40 スピードに合わせてアドレスを発生して、アドレスをラ イトバッファとなる揮発性メモリに与えることによりフ ラッシュメモリの音換え速度に依存しない高速な書き込 みができる。一方読み出し時にはフラッシュメモリに上 記のアドレス発生手段によるアドレスを与えればホスト に合わせた読み出しが可能である。このことは本システ ムの制御手段の動作速度がホストと比較して遅く、制御 手段からのアドレス発生では速度ネックとなってしまう ときに特に有効である。また消去回数管理によりフラッ

回数管理のために必要となる、記憶手段はライトバッフ ァと同様の揮発性メモリを兼用するため、部品点数の増 大を招かない。

【()() 1 1 】またこの揮発性メモリを第1、第2の管理 情報の格納メモリとして使用することにより管理情報の 格納、引出を高速にかつ効率的に行うことができる。一 方データ格納メモリとしてフラッシュメモリの他に、安 価な電気的音換え不可能な不掉発性メモリを使用するこ とにより、より安価なファイル記憶媒体を構築できる。 上記連続発生されたアドレスを上記第1の揮発性メモリ 10 またこの電気的書換え不可能な不揮発性メモリをICカ ード情報の格納に使用すれば、標準規格であるPCMC | A 規格などに準拠することが可能となる。また上記全 てを実行すれば、3種類のメモリで様々な用途を兼任す ることができ、用途ごとにメモリを設ける場合に比べて 部品点数を減らすことができる。特にICカードなど小 型化を目指す際には部品数削減に大きく貢献する。

[0012]

【実施例】半導体ファイルシステムの実施例のブロック 図を図1に示す。本例は、ローカルメモリ6と、制御用 マイコン (制御部) 7と、JEIDAインタフェースバ ス8とのデータの受渡しをコントロールするカードコン トローラ (コントローラ) 9とを有する。ローカルメモ り6は、データ格納用不揮発性メモリ1と、アトリビュ ート情報格納用不揮発性メモリ2と、制御テーブル3 と、ライトバッファ4と、ガーペイジバッファ5とを有 する。詳細な回路図を図2.図3に示す。本実施例は、 カードコントローラ9、マイコン(H8/325)7、 クロック発振器 10、パワーオンリセット IC11、V PPスイッチング回路12. PSRAM (疑似SRA M) 13 (512KW×8bit)×1個、FLASH 14 (1MW×8bit) ×8個、MASKROM15 (5) 2 KW×8 b i t) ×6 個から構成されている。 カードコントローラ9は、本半導体ファイルシステムの J E I D A (Japan Electronic Industry Development A ssociation 日本電子工業振興協会) インターフェース 側とのインターフェース部分であり、ホストからのデー タのやり取りは、必ずこのカードコントローラ9を介し て処理が行なわれる。PSRAM13. FLASH1 4. MASKROM15のアクセスコマンド信号はこの カードコントローラ9で生成している。FLASHライ ト時に必要となるVPP16は、マイコン7のポート4 1(17)によりVPPスイッチング回路12の切り替 えを行ない、FLASH14へのVPP16の供給のオ ン/オフを行なっている。本半導体ファイルシステム は、20MHzのクロック発振器10を搭載しており、 このクロック信号18に同期してカードコントローラ9 とマイコン7は動作している。パワーオンリセットIC 11は電源投入時にカードコントローラ9及び、マイコ ン7のリセット信号19を作る回路である。また. 本半 シュメモリの長寿命化を図ることができる。そして消去 50 導体ファイルンステムではFLASH14とMASKR

OM 15の実装容量の変更を外部ピンMCC0~3(2 0. 21、22. 23) により行なえるようにしてい **5.**

【()() 13】次にインターフェース仕様を示す。図4の ようにインタフェースコントローラ24を介しホスト側 のシステムバス25に接続し、ホスト側とのファイルデ ータのやり取りを行う。本実施例では図5のアドレスマ ップのように、【/〇空間にデータ26、エラー27、 ライトプリコンプ28、セクタカウント29、セクタ香 h32、SDH33、ステータス34. コマンド35、 Aステータス36、デジタルアウトブット37、ドライ ブアドレス38の各レジスタを、メモリ空間にコンフィ ギュレーションオプション39、コンフィギュレーショ ンステータス40、コンフィギュレーションピンリプレ ースメント41の各レジスタとアトリビュート情報42*

*を配置した。データレジスタ26は、シーケンシャルな ファイルデータの受渡しができる16bitの窓であ る。各レジスタは、それぞれの1/〇空間及びメモリ空 間のリード/ライトでアクセスされる。なお、これらの レジスタの説明は、カードコントローラ9の説明のとこ ろで行なう。アトリピュート情報42はカード属性を示 すもので、MASKROM15に格納されており、この メモリ空間をリードすることによりホストに出力され る。この1/0空間リードタイミングを図6に、1/0 号30、シリンダ番号Low31、シリンダ番号Hig 10 空間ライトタイミングを図7に、それらのタイミングス ペックを表1に、メモリ空間リードタイミングを図8 に、メモリ空間ライトタイミングを図9に、それらのタ イミングスペックを表2に示す。本実施例のピン仕様を 表3に示す。

[0014]

【表1】

巩 E	シンボル	Min	Max
IORDN 後のデータディレイ	(D(IORD)		100
IORDN に続くデータホールド	tH(IORD)	٥	
IORDN #	tw(JORD)	165	
IORDN 前のアドレスセットアップ	tsu(IORD)	70	
IORDN に続くアドレスホールド	tha(IORD)	20	
DIORN 前のREGNセットアップ	(SUREG(IORD)	5	
IORDN に続くREGNホールド	(HREG(JORD)	O	
IORDN からのIOIS16Nディレイライジング	tDRIOLS16(IORD)		45
アドレス からのIOISI6Nディレイフォーリング	(DFIOIS16(ADR)		35
アドレス からのIOIS16Nディレイライジング	(DRIOISI6(ADR)		35
IOWRN 1前のデータセットアップ	ISU(IOWR)	60	
IOWRN に殺くデータホールド	IH(IOWR)	30	
IOWRN 4	LW(IOWR)	165	
IOWRN 前のアドレスセットアップ	ISU(IOWR)	70	
IOWRN に続くアドレスホールド	tha(IOWR)	20	
IOWRN 前のREGNセットアップ	ISUREG(IOWR)	5	
IOWRN に続くREGNホールド	(HREG(IOWR)	0	

[0015]

【表2】

(6)

特別平7-36759

10

表2

項目	シンボル	Min	Max
リードサイクル時間	tCR	300	
アドレスアクセス時間	EA(A)		300
OENアクセス時間	tA(OE)		150
出力ディセーブル(OE)	tDIS(OE)		100
出力イネーブル時間(OE)	ten(OE)	5	
データ有効時間(A)	tV(A)	0	
ライトサイクル時間	1CW	250	
ライトパルス幅	(W(WE)	150	
アドレスセットアップ時間	tSU(A)	30	
アドレスセットアップ時間(WEN)	1SU(A-WEH)	180	
データセットアップ時間(WEH)	(SU(D-WEN)	. 80	
アータホールド時間	CH(D)	30	
ライトリカバー時間	trec(we)	30	

[0016]

【表3】

(7)

特別平7-36759

12

11

表3

信号名 I/O 数 要 SD0 ~ SD15 I/O 数 要 16bit データバスである。ファイルデータの転送は全てなわれ、レジスタ及びアトリビュート情報のアクセスなわれる。 64MBのアドレス空間を持つアドレスバスである。たかのメモリ空間は、AO A9しか使用しないためこのアドレか行なわない。 I/O 領域とカード内部のアトリビュート情報及びレジススするイネーブル信号である。つまりコモンメモリ領域クセスではアクティブにする必要がある。 パイト単位で制御するデータバスのイネーブル信号である。 パイト単位で制御するデータバスのイネーブル信号である。 パイト単位で制御するデータバスのイネーブル信号である。 パイト単位で制御するデータバスのイネーブル信号である。 パイト単位で制御するデータバスのイネーブル信号である。 パイト単位で制御するデータバスのイネーブル信号である。 パイト単位で制御するデータバスのイネーブル信号である。	は8bicで行 ごしISAパス レスデコー タをアクセ
SDO ~ SDI5 UO なわれ、レジスタ及びアトリビュート情報のアクセスなわれる。 64MBのアドレス空間を持つアドレスバスである。たかのメモリ空間は、AO A9しか使用しないためこのアドドしか行なわない。 I/O領域とカード内部のアトリビュート情報及びレジススするイネーブル信号である。つまりコモンメモリ領域クセスではアクティブにする必要がある。 バイト単位で制御するデータバスのイネーブル信号である。カバイト単位で制御するデータバスのイネーブル信号である。	は8bicで行 ごしISAパス レスデコー タをアクセ
SAO~SA25] のメモリ空間は、AO A9しか使用しないためこのアドドしか行なわない。 I/O 領域とカード内部のアトリビュート情報及びレジス スするイネーブル信号である。つまりコモンメモリ領域 クセスではアクティブにする必要がある。 バイト単位で制御するデータバスのイネーブル信号で がDO*D7を、CE2NがD8*D15をそれぞれイネーブルす	レスデコー タをアクセ
REGN J スするイネーブル信号である。つまりコモンメモリ領域 クセスではアクティブにする必要がある。 パイト単位で制御するデータバスのイネーブル信号で がDO* D7を、CE2NがD8* D15をそれぞれイネーブルす	
CEIN.CEZN I がDO D7を、CEZNがD8 D15をそれぞれイネーブルす	
ルカー (、C は DC か と 2 0	
コモンメモリのアウトブットイネーブル信号である。 OEN 1 はコンフィギュレーションレジスタ及び、アトリビュリードに使用する。	一ト情報の
WEN 1 コモンメモリのライトイネーブル信号である。 本カー フィギュレーションレジスタのライトに使用する。	・ドではコン
IREQN O ホストへの割り込み要求信号	
RFSHN 1 内蔵メモリのリフレッシュ制御の人力ピンである。? は使用しない。	ドカードで
CDIN.CD2N O カード検出信号。2本ともアクティブでないと装消検に	おされない。
IOISI6N O I6bit I/Oアクセスを示す出力信号	
IORDN I VOリードコマンド信号	
IOWRN I MOライトコマンド信号	
RESET I システムリセット信号	
WAITN O ウエイト包号。本カードでは使用しない。	
INPACKN O 人力応答信号。本カードでは使用しない。	
SPKRN O スピーカーのイネーブル伝号。本カードでは他们した	といっ
STSCHG O 状態変化信号。木カードでは使用しない。	
RFU _ リザーブピン	
Vcc] 對作電源	
GND 1 グランド	
Vpp1, Vpp2 I プログラム川電源	

[()()17] 本実施例はJEIDA規格のI/Oカード 仕様に準拠したものである。なお、本実施例ではこれら のレジスタを【/O空間とメモリ空間に分けてマッピン ングする方式にも拡張は可能である。

【1)() 18】次に本半導体ファイルシステム内の各プロ ックについて説明する。まずカードコントローラ9につ いて説明する。プロック構成を図10に示す。カードコ ントローラ9はホスト側アドレス43をデコードするデ コーダA44、ホストとのファイルデータの受け渡し口 であるデータレジスタ部45、前述した I/O空間のレ ジスタで構成されるレジスタ部46. データバス切り換 え部47、ローカルメモリ6のアドレス48を生成する ローカルアドレス生成部 (アドレス生成部) 49. この 50 LDとする。

ローカルアドレス48をデコードするデコーダB50、 制御用マイコン7のアドレスをデコードするデコーダC 52. クロック発振器 10からの20MH 2のクロック グしているが、もちろんすべてをメモリ空間上にマッピ 40 18及びそれを10MHz.5MHzに分周し、各プロ ックに分配するクロック分配分周部53、ホスト側のコ ントロール信号54を受けて各ブロックのコントロール 信号55及びローカルメモリのコントロール信号56を 生成したり、ホスト側への割り込み信号57や制御用マ イコン7への割り込み信号58を生成する制御部59か ら常成されている。ここでホストアドレスバス43をS A. ホストデータバス60をSD、マイコンアドレスバ ス51をPA. マイコンデータバス61をPD. ローカ ルアドレスバス48をLA. ローカルデータバス62を

(8)

特別平7-36759

13

【りり19】次にカードコントローラの各ブロックにつ いて説明する。図11にデータレジスタ部45のブロッ ク図を示す。データレジスタ部45はファーストデータ レジスタ63とセカンドデータレジスタ64で常成さ れ、ファーストデータレジスタ63はSD(60)に接 続されファーストデータレジスタ63.セカンドデータ レジスタ64ともにデータバス切り換え部47に接続さ れている。 ファースト データレジスタ63は、ホストか ちの16b u t データをラッチし8b i t 毎にローカル データバスへ出力する機能と、セカンドデータレジスタ 10 バスに接続されデコーダC52で選択される。これらの 64の166itデータをラッチしホスト側へ出力する 機能と、ローカルメモリからの16bitデータをラッ チレホスト側へ出力する機能を持ったレジスタである。 セカンドデータレジスタ64はローカルメモリからのデ*

*一タを8h | t毎にラッチし、ファーストデータレジス タ63に出力する16hitレジスタである。なお、こ れらのコントロール信号55は制御部56で生成され

14

【()()2()】図 1 2 にレジスタ部46のブロック図を示 す。レジスタ部46は、ホスト側、マイコン側両方から アクセス可能なレジスタ群である。ホスト側とはSD (60) で接続されデコーダA44で選択される。マイ コン側とはデータバス切り換え部47でマイコンデータ レジスタの一覧を表4、表5に示す。

[0021] 【表4】

表4

ホスト レジスタ名 挺 要 R/W エラー R エラー発生時に原因をホストに報告するレジスタ 現在は使用していない ライトプリコンプ W マルチセクタアクセス時にセクタ数を設定する セクタカウント RAV レジスケ セクタ番号 R/W アクセスの開始セクタ番号を設定するレジスタ アクセスするシリンダ番号10bitの内下区8bitを シリンダ番号Low R/W 設定するレジスタ アクセスするシリンダ番号10bitの内上位2bitを シリンダ番号High R/W 設定するレジスタ アクセスするヘッド番号を設定するとともに、 SDH R/W ドライブの選択をするレジスタ ドライブの状態を報告し、コマンド要求時に必ず ステータス R アクセスするレジスタ。リードすることにより IREQNがネゲートされる。 6i3 a*I*: データ転送要求 対応するコマンドコードを書き込むことにより コマンド w コマンド要求をするレジスタ ステータスレジスタと物理的に同一のレジスタ Aステータス R だが、リードしてもIREQNはネゲートされない リセットと割り込みのイネーブルの設定を行なう アジタルアウトブット ₩ レジスタ 書き込中を示すbirと、選択されたヘッド番号と ドライブアドレス R ドライブを示すレジスタ

[0022]

50 【表5】

夷く

16

15

#J				
レジスタ名	ホスト R/W	框 娶		
コンフィギュレーション オプション	R/W	ホストへの割り込みモードを設定するレジスタ bit6=1:割り込み要求信号がレベルモード =0:割り込み要求信号がパルスモード		
コンフィギュレーション ステータス	R/W	ホストが電源進断の要求を設定するレジスタ bit2=1:電源速断要求		
コンフィギュレーション ピンリプレースメント	R/W	カードコントローラが電源遮断の許可を設定 するレジスタ bit5=1:電源遮断可		

【① 023】表4は 1 / ○空間の8 b i t レジスタである。これらは、マイコン側からは全てリード/ライト可能であるが、ホスト側からはリード/ライト可能のもの、リードのみのもの、ライトのみのものに分かれている。表5 はメモリアドレス空間のコンフィギュレーションレジスタの一覧であり、これらはホスト側からもマイコン側からもリード/ライトできる8 b i t レジスタである

【0024】図13にローカルアドレス生成部49のブロック図を示す。ローカルアドレス生成部49は、ローカルアドレス48の上位アドレスを出力するパンクレジスタ65とセクタ転送時の下位アドレスを発生する9ビットカウンタ(アドレス連続発生手段、及びマルチセクタ転送において、1セクタ分のデータの入出力が終了。*

*後、上記一方のセクタアドレス格納手段が有する物理セクタアドレスを他方のセクタアドレス格納手段が受付けるための信号を出力する手段である)66、及びこの9ビットカウンタ66の出力67とPA(51)を選択するマルチプレクサ68で構成される。バンクレジスタ65はマイコン7側からアクセス可能なレジスタ群であり、各ャPD(61)に接続され、デコーダC52で選20択される。この中には、セクタアドレス格納手段であるファーストファイルバンクレジスタ651と、セカンドファイルバンクレジスタ652とが含まれる。これらのレジスタの一覧表を表6に示す。

【0025】 【表6】

表6

レジスタ名	サイズ	概 要
ファースト ファイルデータパンク	lébit	物理セクタ番号を設定するレジスタ
セカンド ファイルデータバンク	16bit	物理セクタ番号を設定するレジスタ
ライトパッファバンク	lébiı	セクタバッファ番号を設定するレジスタ
ガーペイジ バッファバンク	16bit	セクタパッファ番号を設定するレジスタ
論理セクタテーブル 設定	16bit	物理セクタ番号を設定するレジスタ

【0026】なお、9ビットカウンタ66とマルチプレクサ68のコントロール信号55は、制御部59で生成する。

【0027】図14に制御部59のブロック図を示す。 及び割り込み信号57、58を生成する制御信号生成部制御部59は、セクタ転送の制御のためにマイコン7が 70で構成される。制御レジスタ69はマイコン7側がリード/ライトする制御レジスタ69と、デコーダA4 50 6アクセス可能なレジスタ群であり、各ャPD(61)

4の出力、制御レジスタ69の出力及びホスト側からのコントロール信号54を受けて、各プロックのコントロール信号55.ローカルメモリのコントロール信号56及び割り込み信号57、58を生成する制御信号生成部70で構成される。制御レジスタ69はマイコン7側からアクセス可能なレジスタ群であり、各7PD(61)

(10)

特開平7-36759

17

* [0028] に接続され、デコーダC52で選択される。これらのレ ジスタの一覧表を表7に示す。 【表7】

表7

23.7				
レジスタ名	サイズ	数 要		
セクタ転送起動	8biı	セクタ転送状態を設定するレジスタ。 "I" ライトでセクタ転送状態となる。		
セクタ転送コントロール	8bit	セクタ転送のモード(リード/ライト、FLASH /MASK ROM/PSRAM、ECC有無)を設定するレ ジスタ。		
マルチ転送サイズ	8bit	複数セクタの連続転送(マルチ転送)時に転送 するセクタ数を設定するレジスタ。1セクタ転送 時は"1"ライト		
割り込み変因	8blt	マイコンへの例り込み要求の要因を設定するレジスタでセットされるとIRQ2Nがアサートされる。 bid5=" ":ソフトリセット bid6=" ":セクタ転送終了 bu7="!":コマンド入力		
IREQセット	8bit	ホストへの割り込み製水を発生させる際に設定 するレジスタ。"!" ライトでIREQNアサート。ホ ストのステータスレジスタリードで "0"になる。		
メモリサイズ	8bit	ファイルメモリの容量を設定するレジスタ。依 はカードコントローラのMCC0-3入力Pinで外付け 固定。		

【()()29】以下に本実施例の動作を述べる。最初にセ クタ転送について説明する。セクタ転送にはホストから PSRAM内のライトバッファへのセクタ転送を行なう セクタライト、PSRAM、FLASH及び、MASK ROMからホストへのセクタ転送を行なうセクタリー F」とれらのセクタ転送を複数回行なうマルチ転送、E CCデータ付のロング転送がある。これらの選択は図1 2に示すコマンドレジスタ469にライトされたコマン ドをマイコンが解析し、図14に示すセクタ転送コント ロールレジスタ692に転送モードをライトすることに より行なわれ、セクタ転送起動レジスタ691にマイコ ンがセットした役、ホスト側の起動によりセクタ転送を 開始する。

【()()3()】まずセクタライト転送の助作について図1 5のハードウェア構成、図16のタイムチャートを用い て説明する。本実施例ではPSRAM13を8bitバ スでカードコントローラに接続した為、以下の手順でセ クタライト転送を行なった。ホストからの16bit のデータ6()をファーストデータレジスタ63に铬納 し、制御部59で下位8bit、上位8bit用の選択 信号(A)71. (B)72を作成する。この信号を基 にマルチプレクサ73にて、(A)71がアサート時に は下位8 b t を、(B) 7 2がアサート時には上位8 b 」tのデータをLD(62)に出力している。PSRA M13用のCEN74、WEN75については、制御部

制御部59でIOWRN76に同期して作成したカウン トアップ信号77をローカルアドレス生成部49に出力 し、9 b 1 t カウンタ66にて下位アドレス67を生成 し、物理セクタ番号78と合成することにより作成し、 PSRAM13へ出力する。タイミングについては図1 30 6に示すように、SD(60)から入力される16bi tデータを、IOWRN76の立ち上がりエッジでファ ーストデータレジスタ63にラッチする。その後、この データをIOWRN76の立ち上がりエッジと20MH 2のクロック79とを用いて作成した(A)71. (B) 72、CEN74、WEN75、及びカウントア ップのタイミングをこれらにあわせたLA (48)を用 いて512ワード×8hitのデータとして下位8hi

t. 上位8hitの順でPSRAM13にライトする。 尚、図中の数字は、クロック79のどのタイミングで同 期したかを示している。このセクタ転送後、内部処理と してマイコン7がPSRAMからFLASHへのデータ 転送を1hyteづつ行なう。 【0031】次にPSRAMからのセクタリード転送と

FLASHからのセクタリード転送の動作について図1 7. 図18のそれぞれのハードウェア構成、を用いて説 明する。タイミングについては、FLASH14. PS RAM13ともに同じ手順でセクタリード転送している 為、図19の共通のタイムチャートを用いて説明する。 セクタリード転送の開始前に先頭の1ワードのデータを 59にて信号を作成している。ローカルアドレス48は 50 FLASH14またはPSRAM13からセカンドデー

タレジスタ64の下位8bit、上位8bitにラッチ しておく。(この処理を以下プレリードと略す。)この プレリードの為のLA(48)のカウントアップ信号7 7及び、PSRAM-CEN74、FLASH-CEN 80. PSRAM-OEN81, FLASH-OEN8 2. (C) 83. (D) 84はセクタ転送前処理時のセ クタ転送起動レジスタセットのタイミングを基に制御部 59で生成している。次にPSRAM13またはFLA SH14からの8b」t データを (C) 信号83の立ち 上がりのエッジでセカンドデータレジスタ64の下位8 bit側へ取り込み、次の8bitデータを(D)信号 84の立ち上がりで上位8 b i t 側へ取り込む。このデ ータを16hitデータとしてファーストデータレジス タ63に(E)信号85の立ち上がりエッジで取り込 み。(E) 85が"H"となっている期間ホスト側デー

19

タバスSD(60)に16bitデータを出力する。こ のようにして、512ワード×8bitを256ワード ×16bitのシーケンシャルデータに変換している。 タイミングについては、IORDN86の立ち下がりの 74. PSRAM-OEN81, (C) 83, (D) 8 4の信号を図中の数字のタイミングで作成している。 (E) 85はIORDN86を反転したものである。な

お、FLASH-CENSO、OENS2についてはア ドレス切り換え時、ネゲートする必要がないため、デー

夕転送中アサートしたままである。

【0032】次にMASKROMからのセクタリード転 送の動作について図20のハードウェア構成と図21の タイムチャートを用いて説明する。本例では、MASK ROM15のアクセスタイムが遅く、PSRAM及びF LASHのセクタリード転送のような8hitインター リーフ転送ができないため、16 bitバスでカードコ ントローラ9に接続し、セカンドデータレジスタ64を 介さずファーストデータレジスタ63に16bit長で ラッチするようにしている。この場合、ローカルアドレ ス48の発生は256ワードで良く、9011カウンタ 66の出力のうち下位パイト、上位パイトの切り換えに 用いられているLA0(87)は不要となるため、LA 1~19 (88) &MASKROMO7FレスA0~1 いる。タイミングについては (F) 信号90の立ち上が りエッジでファーストデータレジスタ63にデータを取 り込み、(F)信号90のアサート時にファーストデー タレジスタ63のデータをホストへ出力する。(F)信 号90は、IORDN86を反転したものである。アド レスカウントアップのタイミングは、IORDN86の 立ち上がりのエッジを20MHzのクロック79で同期 し、図中の数字のタイミングで行なっている。

[1)()33]次にマルチセクタ転送について述べる。マ ルチセクタ転送はセクタ転送の繰り返しであり、転送の 50 用いて述べる。まず物理セクタ番号の算出動作を図24

方法は前述した1セクタの転送と同じである。ここで1 セクタ転送と1セクタ転送の間の物理セクタ番号の切り 換えは、以下のようにしている。その方法を図22のハ ードウェア構成図と図23のタイミングチャートを用い て説明する。マイコンでがセカンドファイルバンクレジ スタ91をボーリングし、FFFFIL。 ならばマイコン 7がセカンドファイルバンクレジスタ91へ物理セクタ 番号 (本例では物理セクタ番号m) をライトする。次 に、91011カウンタ66にて512回カウントし、5 12回目にリップル信号92が出力される。このリップ ル信号92の立ち上がりでセカンドファイルバンクレジ スタ91の16 b 1 t のたれ流しデータである物理セク タ番号をファーストファイルバンクレジスタ93にラッ チする。ラッチすると同時にLA(48)に出力する。 この方式により、511番地から0番地に変わるタイミ ングでセクタ番号のセットができ、マルチ転送が可能と なる。物理セクタ番号の切り換え後、カードコントロー ラ9がセカンドファイルパンクレジスタ91を物理セク タ番号として割り付けられていないデータ"FFFF エッジをクロック79と同期させ、PSRAM-CEN 20 h~にセットし、マイコン7がこれをボーリングにより 確認すると次の物理セクタ番号(本例ではn)をセカン ドファイルバンクレジスタ91に書き込む。上記の処理 を複数セクタ分繰り返す。繰り返し回数は図12に示す セクタカウントレジスタ463に書かれたセクタ数をマ イコンがリードし、それを図14に示すマルチ転送サイ ズレジスタ693にライトすることにより制御部で管理 している。なお、最初のセクタについては、セクタ転送 前処理でセカンドファイルバンクレジスタ91に物理セ クタ番号をライトし、セクタ転送起助レジスタセット時 30 に、セカンドファイルパンクレジスタ91からファース トファイルバンクレジスタ93へ物理セクタ番号の転送 を行なっている。この後、自動的にセカンドファイルバ ンクレジスタ91を"FFFFh"にセットするように している。

20

【0034】次にロング転送について述べる。転送方法 は、前述した1セクタのセクタ転送と同じである。但 し、セクタライト転送の場合にはホスト側からの256 ワード×16bitデータ入力後、8bitのECCデ ータが4パイト出力されると、カードコントローラでは 8に入力し、CEN89を、下位側、上位側共通として 40 その間セクタ転送の終了を延長し、ECCデータの書き 込を行なうようにしている。また、セクタリード転送の 場合には、ホストへの256ワード×1661tデータ の出力の後、セクタ転送の終了を延長し、カードコント ローラより8bitECCデータを4パイト生成し出力

> 【0035】次にローカルアドレス生成動作について説 明する。

【0036】最初にセクタ転送時のローカルアドレス生 成島作について図24と図25のハードウェア構成図を 21

を用いて述べる。ホストがシリンダ番号、ヘッド番号、 セクタ番号をレジスタ部46内の各レジスタにライトす る。次にマイコン7がこれら3つのデータをリードし解 析して論理セクタ番号に変換する。さらに、ローカルア ドレス生成部49内論理セクタテーブル設定レジスタ9 4に論理セクタ番号をライトした後、マイコンアドレス マップ上の論理セクタテーブル95をリードすることに より、指定した論理セクタの物理セクタ番号がPSRA Mの論理セクタテーブル95よりマイコン7に取り込ま れる。なお、論理セクタテーブル95とは、論理セクタ 10 番号に対応する物理セクタ番号が格納されているもので ある。

【0037】次の動作を図25を用いて述べる。算出し た物理セクタ番号をマイコンでがセカンドファイルバン クレジスタ91にライトする。その後転送開始時にセカ ンドファイルバンクレジスタ91の物理セクタ番号をフ ャーストファイルバンクレジスタ93にラッチし15b ıt (78) を出力する。また、9 b i t カウンタから 0~511のシリアルアドレス9hit(67)を出力 する。この15 bıt (上位) 78と9 bıt (下位) 67を合わせて24bltのローカルアドレスとし、こ の上位4 h i tを入力としてデコーダB50でMASK ROM-CEN89、FLASH-CEN80を生成す る。下位20bitは、LA0-19として出力する。 【()()38】マイコンがローカルメモリをアクセスする 場合のローカルアドレス生成動作について、ファイルデ ータのアクセスを例にして図26のマイコンのアドレス マップ、図27のファイルエリアの物理アドレスマッ プ、図28のローカルアドレス生成手順を用いて述べ る。本実施例では、図26に示すマイコンメモリマップ 30 上のアドレスを指定することにより、512日(1セク タ)のウインドウ96を通して、図27に示す16MB のFLASH空間97とMASKROM空間98をアク セスできるようにしている。具体的には、アクセスした い物理セクタ番号を図28のファーストファイルバンク レジスタ93にマイコンライトした後、図26のマイコ ンアドレスマップ上のファイルデータウインドウ96を マイコンリード/ライトすると、図28に示すようにマ イコンアドレス下位9hitがローカルアドレスの下位 9bitに(99)、ファーストファイルバンクレジス 40 タの物理セクタ番号が上位アドレスに(100)割り付 けられる。FLASH-CEN80、MASKROM-CEN91については、上位4 b i t をデコードして生 成した。以上の方式によりマイコンのアドレス空間より 広いファイルデータ空間のアクセスを可能とした。

【0039】次に、制御テーブル内の論理セクタテーブ ルのアクセスを例に図26のマイコンのアドレスマッ プ、図29のPSRAMの物理アドレスマップ、図30 のローカルアドレス生成手順を用いて述べる。図26に 示すメモリマップ上の論理セクタテーブルウインドウ1 () 1のアドレスを指定することにより、2Bのウインド ウを通して図29に示すPSRAM内の64KBの論理 セクタテーブル95をアクセスできるようにしている。 具体的には、論理セクタ番号を論理セクタテーブル設定 - レジスタ94にマイコンライトした後、マイコンアドレ スマップ上の論理セクタテーブルウインドウ101をア クセスすると、図30に示すようにマイコンアドレス5 1の上位15bitからローカルアドレス上位3bit (LA16~LA18)を論理回路により011に設定 し(102)、最下位bitをそのままローカルアドレ スの最下位りitに出力する(103)。さらに、ファ ーストファイルバンクレジスタの下位 1 5 b 🛭 t をスル ーでローカルアドレスのLA1~LA15に設定する (104)。このようにしてPSRAMへのローカルア 20 ドレスLA()-18を生成する。なお、他のテーブルに ついては、物理セクタテーブル105、ブロックフラグ テーブル106. ブロックステータステーブル107は ファーストファイルバンクレジスタ93を使用する。ま た。ライトバッファ4はライトバッファバンクレジス ターガーペイジバッファ5はガーペイジバッファバンク レジスタを使用する。消去管理テーブル108はウイン ドウの大きさと物理空間の大きさが等しいためパンクレ ジスタを使用せず論理回路のみで上位アドレスを発生し

22

【()()4()】次にデータバスの切り換え動作について図 31のハードウェア様成図を用いて述べる。PD0-7 (61)、ローカルデータバス62の下位8りitLD ()-7は、それぞれ双方向バスでありこれをカードコン トローラ内で入力パスと出力パスに分けている。ローカ ルデータバス62の上位8bitLD8-15は上位バ イト側のMASKROM15専用の入力バスである。T FDO0-7. TFDI0-7はデータレジスタ部45 及び、レジスタ部46との出力、入力バスである。デー タバス切り換え部47で制御部59で生成したコントロ ール信号55を用いバスの切り替えを行なっている。接 続する入力バス、出力バス及び、その接続条件をまとめ て表8に示す。

[0041]

【表8】

24

特別平7-36759

23

200				
投稿	パス	rit est de 16		
入力パス	出力バス	按統条件		
PDI0-7	TFDI6-7	レジスタへマイコンがライトする場合		
PDI0-7	LD00-7	PSRAM . FLASHへマイコンがライトする場合		
LD10-7	PD 00-7	PSRAM、FLASH及び、下位バイト個MASK ROMを マイコンがリードする場合		
LDI0-7	TFDI0-7	セクタリード転送を行なう場合及び、MASK ROM内 のアトリビュート情報をホストがリードする場合		
TFDO0-7	LD00-7	セクタライト転送を行なう場合		
TFDO0-7	PDQ0-7	レジスタをマイコンがリードする場合		
LD(8-15	PD00-7	上位パイト側MASK ROMをマイコンがリードする場合		

【()()42】次に制御テーブルの使用方法について説明 する。制御テーブルは、論理セクタテーブル、物理セク タチーブル、消去管理テーブル、ブロックフラグテープ 30 ル、ブロックステータステーブルの5つのテーブルから 構成されている。最初に、図32を用いてFLASHセ クタリード転送時の論理セクタテーブル95の役割につ いて述べる。論理セクタテーブル95は、論理セクタ番 号に対応した物理セクタ番号が格納されている64Kb yteのテーブルである。この格納されている物理セク タ番号は物理セクタテーブル5のアドレスと一致してお り、*1~16384"は有効セクタ、*FFFFh* は書き込可能セクタ、*()*は無効セクタと定義してい る。ホストがシリンダ番号Low(31)及びHigh (32) レジスタにシリンダ番号を、SDHレジスタ3 3にヘッド番号を、セクタ番号レジスタ3 ()にセクタ番 号をライトする。この後ホストがコマンドをライトする と、マイコン7がそれをリード/デコードし、論理セク タ番号を算出する。この論理セクタ番号の示す論理セク タテーブル95の香地を参照し、その番地の物理セクタ 番号をカードコントローラのセカンドファイルバンクレ ジスタ91ヘマイコン7がライトする。セカンドファイ ルバンクレジスタ91からファーストファイルバンクレ ジスタ93に転送し、このファーストファイルパンクレ 50 するポインタのことであり、マイコン?で管理してい

ジスタ93の物理セクタ番号をローカルアドレスの上位 15 b 1 t 78とする。9 b 1 t カウンタ66にて下位 9 b i t 6 7 を生成する。この下位 9 b i t 6 7 を 5 l 2回カウントすることにより、FLASH上の任意の1 セクタ分のデータをアクセスすることができる。 【0043】次に、物理セクタテーブル105について 図33を用いて説明する。物理セクタテーブル105 は、物理セクタ番号に対応した論理セクタ番号が格納さ れている64Kbyteのテーブルである。この格納さ れている論理セクタ番号は論理セクタテーブルのアドレ スと一致しており、*1~16384*は有効セク タ ** FFFFh ** は書き込可能セクタ、** 0 ** は無効 40 セクタと定義している。このテーブルは、セクタライト 転送後の内部処理すなわちライトバッファからFLAS Hへのライト時、 書き込みポインタの指す物理セクタの 眉するブロックについてガーベイジコレクションするか どうかの判定に使用する。具体的にはそのブロックの物 理セクタテーブル105 (本例では00400Hから0 04FFh)をマイコン7が検索し、*0*が存在した 場合。すなわち無効セクタが存在した場合、ガーベイジ コレクションを開始する。ここで言う書き込みポインタ とは、書き込みを行なうFLASHの物理セクタを表示 る。ここで、ガーベイジコレクションについて図34を用いて説明する。マイコン7は、そのFLASHのブロック (本例ではブロックn)中の有効セクタのデータのみをコンデンスしながらガーベイジバッファ5へ転送する。その後、そのブロックをイレーズし、ガーベイジバッファ5のデータを同ブロックにライトする。すなわち、コンデンスしたデータをFLASHの同じブロックにライトするという処理を行なり。この後、このコンデンス処理に合わせて物理セクタテーブルと論理セクタテーブルを更新する。物理セクタテーブルの更新は上記と同じコンデンス処理が行なわれる。論理セクタテーブルもとには、このコンデンスされた物理セクタテーブルをもとに

25

【0044】次に、消去管理テーブルについて図36を用いて説明する。消去管理テーブル108はFLASHの消去管理を行なう512Bのテーブルであり、FLASHのプロック毎の消去回数(0~65536)をFLASHの物理プロック番号の順番で格納している。本テーブルでは、1チップ16プロックのチップを最大16チップまで実装可能であり、256プロックまで対応可 20能である。

更新される。

【0045】次に、ブロックフラグテーブルについて図 35を用いて説明する。プロックフラグテーブル106 はFLASHのプロックごとの書き込み可能状態を示す 256Bのテーブルであり、FLASHの物理ブロック 香号の順番で铬钠している。本テーブルの内容である入 れ替え要求フラグ109.入れ替え済みフラグ110、 破壊フラグ111、満杯フラグ112について以下に説 明する。入れ替え要求フラグ109は、ブロックの消去 回数が、n×1000回 (nは自然数) を越える毎にマー イコンよりセットされ、電源投入時にマイコンがこのフ ラグを見てそのブロックのデータと消去回数最小のブロ ックのデータを入れ替える。このフラグは入れ替え処理 後クリアされる。入れ替え済みフラグ110は、この時 入れ替えの行なわれたプロックにセットされ、再度入れ 換え処理が行なわれないようにしている。このようにア クセス頻度の高いデータと、低いデータを入れ替えるこ とによりFLASH内の消去回数の分散化を図ってい る。破壊フラグ111は、消去管理テーブルを参照しイ レーズ/ライトができなくなったブロックを破壊ブロッ クとして"1"を立てる。満杯フラグ112は、プロッ クが有効セクタ及び無効セクタで一杯になり書き込み可 能セクタがなくなった場合に" 1 "を立てる。 このフラ グは、セクタライト転送後の内部処理に於て、書き込み ポインタの指す物理セクタが届するプロックに書き込み 可能セクタがあるかどうかを見つけるのに使用する。こ こでセクタライト転送後の内部処理のフローチャートを 図37に示す。満杯フラグ112が 0 の場合(11 3) FLASHの含き込み可能セクタにライトバッフ ァのデータをライト(114)し、終了(115)す

る。淌杯フラグが゛1゛(113)で破壊フラグが゛ ()* (116)で、そのブロック内にガーベイジ可能な 無効セクタがある(117)場合、ガーベイジコレクシ ョン (118) 後ライト (114) し、終了満杯フラグ が" 1" (113)で破壊フラグが"()" (116) で、そのブロック内にガーベイジ可能な無効セクタがあ る(117)場合、ガーベイジコレクション(118) 後ライト (114) し、終了 (115) する。満杯フラ グが" 1" (113) で破壊フラグが" (0" (116) で、そのブロック内がすべて有効セクタである(11 7)場合、書き込みポインタを次のブロックに進め(1 19) て、内部処理をブロックフラグテーブルの参照 (113)からやり直す。破壊フラグが"1"(11 6) の場合には、 容き込みポインタを次のブロックに進 め(119)で、内部処理をプロックフラグテーブルの 参照(113)からやり直す。この分岐は、前述した物 理セクタテーブルの検索で行なう。

26

【0046】次に、ブロックステータステーブル107について図38を用いて説明する。本テーブルは、FLASHのブロック毎の音を込セクタ数がFLASHの物理ブロック番号の順番で搭納されている256byteのテーブルである。音を込セクタ数は、0~128であり、128で満杯である。このテーブルのデータは複数セクタで構成されるデータを同一ブロックに書き込む場合とのブロックにどれだけの音を込み可能セクタが存在するか調べる為に用いる。

【0047】とれらのインフォメーションテーブルの電 源遮断時の処理を図39を用いて、電源投入時の処理を 図40を用いて説明する。物理セクタテーブル105、 消去管理テーブル108. ブロックフラグテーブル10 6は、PSRAMとFLASH双方のエリアに存在する テーブルであり、PSRAM上のテーブルは非保存テー ブルで随時更新されるが、FLASH上のテーブルは保 存用テーブルで電源遮断時のみ更新される。電源遮断時 は、PSRAM上の物理セクタテーブル105. 消去管 理テーブル108、ブロックフラグテーブル106のデ ータをFLASHのエリアに保存する。電源投入時は、 FLASHのエリアのこの3つのテーブルのデータをP SRAM上にロードする。論理セクタテーブル95は、 40 物理セクタテーブル 1 () 5 に書かれている論理セクタ番 号を基に物理セクタテーブル105のアドレスである物 理セクタ番号を順番に論理セクタテーブル95へ書き込 み、テーブルを作成する。プロックステータステーブル 107は、物理セクタテーブル105の書き込みセクタ 数をカウントし作成する。また、この時マイコンがブロ ックフラグテーブル106に入れ替え要求フラグが立っ ている字を確認した場合には、その時点でブロックの人 れ替え処理を開始する。電源投入後は、PSRAM上の テーブルの更新を随時行なう。

50 【0048】次に本実施例の動作をシーケンスフローを

3).

27 用いて説明する。電源投入時のシーケンスフローを図4 1を用いて述べる。カードコントローラに電源が投入さ れると、カード内パワーオンリセット【C1】でリセッ ト信号(RESN) 19を作り、カードコントローラと マイコンに入力する。するとカードコントローラは内部 のレジスタを初期値に設定するリセットをハードウエア で行ない、ホストへの割り込み信号 (IREQN)をア

サートする(120)。これは電源投入時に、ホストが アトリビュート情報42をリードするまでは、メモリカ ードインターフェイスとなるためメモリカードのREA 10 レジスタにライトし、ステータスレジスタのhit3に DY/BUSYN表示信号に相当するIREQNをアサ ートし、BUSY表示にしてマイコンの初期値設定が完 了するまで、ホスト側よりアクセスされないようにする ためである。マイコンは、本発明品の初期値設定(12 1)が完了すると、カードコントローラ内IREQレジ スタに"()"をライト(122)することにより、【R EQNをネゲートする(123)。ホストは、このRE ADY表示を受けてアトリピュート情報42をリード (124) しカード属性を確認後、本カードをI/Oカ ーを図42を用いて述べる。電源遮断の際、ホストはコ ンフィギュレーションステータスレジスタのhit2に 1をライトする(125)。 それを受けたカードコント ローラは、ピンリプレースメントレジスタのりit5を クリア(126)した後、マイコンに割り込み信号(1 RQI)N)を送る。それを受けたマイコンは現在実行し

ている処理が終了した後、保存テーブルの格納などの電

源遮断時処理を行なう(127)。この処理が終了した ら、マイコンがカードコントローラ内のピンリプレース

ストはこの間ピンリプレースメントレジスタをポーリン

グしりょし5が1になったら(129)、ホスト側で電

額OFFを行なうプロトコルとしている。 【()()49】セクタ転送前処理のシーケンスフローを図 43を用いて述べる。ホストが、シリンダ番号、ヘッド 番号。セクタ番号を各レジスタにライト(130)し、 コマンドレジスタにコマンドをライトする(131)。 次にカードコントローラがこのコマンドを解析し、その **要因を割り込み要因レジスタにライトしマイコンに割り** 込み信号(|RQ2N)を送る(132)。 これを受け たマイコンが割り込み要因レジスタをリード(133) しセクタ転送と認識し、コマンドレジスタをリード(1 34) して、その内容を解析する。その後マイコンがセ クタ番号レジスタの論理セクタ番号をリードし、論理セ クタテーブル設定レジスタにライトする。次にマイコン がメモリアドレス空間のE100番地をアクセスする と、PSRAMの論理セクタテーブルから物理セクタ番 母がリード (135) され、セクタリード時は、これを セカンドファイルバンクレジスタにライトする(13)

号をセカンドファイルバンクレジスタにライトする(1 36)。次にマイコンがセクタ転送コントロールレジス タにセクタ転送の種類が何であるかを設定し(13 7) 、そしてIREQレジスタに"1"をライト(13 8) し、これを受けカードコントローラはホストへの割 り込み信号(IREQN)をアサートする(139)。 次にマイコンがセクタ転送起動レジスタをセットする (14(1)。するとセカンドファイルバンクレジスタの データ (物理セクタ番号) をファーストファイルバンク 1をライトする(141)。割り込み信号を受けたホス トはステータスレジスタをポーリングし、b i t 3のデ ータ転送要求ビットが1の場合セクタ転送を開始する (142)。カードコントローラは、ステータスレジス タのリードを受けてIREQNをネゲートする(14

28

【0050】セクタ転送中のシーケンスフローを図4 4. 図45、図46を用いて述べる。まず、図44のF LASHセクタリード転送。について述べる。FLAS ードとして使用できる。 電源遮断時のシーケンスフロ 20 Hメモリから8bi1データを下位側(144)、上位 側(145)の順に出力し、これをカードコントローラ 内のデータレジスタ部でラッチ(146)し、ホストが データレジスタをリードする (147)時に16b:t のデータを出力できるようにしておく。この動作を1セ クタ分256回繰り返す。次に図45のMASKROM セクタリード転送について述べる。MASKROMから 出力した16bitのデータ(148)をカードコント ローラ内のデータレジスタ部でラッチ (149) し、ホ ストがデータレジスタをリードする(150)時に16 Ditのデータを出力できるようにしておく。この動作 メントレジスタのりょしちをセットする(128)。ホ 30 を1セクタ分256回繰り返す。次に図46のPSRA Mへのセクタライト転送について述べる。ホストがデー タレジスタに16りょしのデータをライト(151)す ると、カードコントローラ内データレジスタ部にラッチ される(152)。このライトされた16りょものう ち、まず下位8 bıtをPSRAMにライト(153) し、次に上位8bitをPSRAMにライトする(15 4)。この動作を1セクタ分256回繰り返す。なお、 マルチ転送時には、これらの処理を複数セクタ分違続し 40 て行なう。

【()()51】セクタ転送終了処理のシーケンスフローを 図47を用いて述べる。256回目のデータレジスタの リード/ライト(155)がきたらセクタ転送終了なの でカードコントローラは、セクタ転送起動レジスタをク リア(156)しステータスレジスタのりょく3(デー タ転送要求りit)をクリアする(157)。その後割 り込み要因レジスタのりit6をセット(158)し て、マイコンに割り込み信号(IRQ2N)を出力す る。とれを受けたマイコンは、割り込み要因レジスタを 6)。またセクタライト時はセクタバッファのセクタ番 50 リード(159)しセクタ転送終了と認識し、カードコ ントローラ内の IREQレジスタをセットする(16 (1)。すると、カードコントローラからホストへ割り込 み信号(IREQN)が送られ、ホストがステータスレ ジスタをリードする。ホストがステータスレジスタのD 1 t 3の"()"を見てセクタ転送が終了したことを認識 する(161)。このステータスレジスタのリードを受 けてカードコントローラをネゲートする(162)。 【1) () 5 2 】セクタライト転送終了後の内部処理シーケ ンスフローを図48を用いて述べる。マイコンがブロッ インタの指す物理セクタ番号のブロックの状態を見る。 このフラグには、破壊フラグ、満杯フラグ、入れ替え要 求フラグ、入れ替え済フラグが格納されており、破壊ブ ロックあるいは、入れ替え済ブロックならば、書き込み ポインタ(物理セクタ番号の上位7bit)を更新して 書き込可能ブロックの検索(164)を行なう。満杯ブ ロックで、全て有効セクタの場合、ブロックポインタを 更新し、書き込可能ブロックの検条(164)を行な う。満杯プロックで無効セクタがある場合は、ガーベイ ジコレクション (118)を行なう。そして、どのフラ 20 グもセットされてなく書き込み可能セクタがある場合及 び、ガーベイジコレクション終了後の場合は、以下の動 作を行なう。まず、マイコンが1セクタ分のデータが格 納されているセクタバッファのセクタ番号をライトバッ ファバンクレジスタにライト(165)し、ファースト ファイルバンクレジスタに書き込みポインタの差す物理 セクタ番号をライトする(166)、次にマイコンがセ クタバッファから、1パイトのデータをリード(16 7) し、FLASHにそれをライトする(168)。 こ の動作を512回(512B=1セクタ分)行なう。そ の後、物理セクタテーブル、論理セクタテーブル、ブロ ックステータステーブルの更新を行なう。マルチセクタ ライトの場合は、以上全ての動作を繰り返す。

29

【0053】 ガーベイジコレクションのシーケンスフロ ーを図49を用いて述べる。マイコンが1セクタ分のデ ータが格納されているセクタバッファのセクタ番号をガ ーベイジバッファバンクレジスタにライトする(16 9)、次にプロック内の有効セクタのデータをガーペイ ジバッファヘ1パイトずつ転送し、1セクタ分(512 B) 全て行なう(17(1)。この動作をブロック内の有 効セクタ全てについて行なう。次にこのブロックのFL ASH内データを消去(171)し、ブロック消去回数 管理テーブルを更新する(172)。その後、ガーベイ ジバッファのデータをFLASHに書き込み(17 3) 物理セクタテーブル、論理セクタテーブル、ステ ータステーブルの更新を行なう(174)。この役、図 48のセクタライト終了後の内部処理の2(165)に 戻り、ライトバッファ上の現セクタのライトデータをF LASHに合き込む。

[0054]次にPSRAMのリフレッシュ方法につい 50 た場合の動作について述べる。PSRAMのリフレッシ

て述べる。最初に図50によりPSRAMのリフレッシ ュとその他のメモリ動作とのアービトレーションの鉄略 を述べる。図50には、カードコントローラ9に含まれ る制御部59内にある、本アービトレーションを行う論 理ブロックの常成図が示してある。この論理ブロック は、2つの異なる装置で分周された2つの同周波数のク ロックの位相が同相か逆祖かを判別する同相判別回路 1 75と、PSRAMのリフレッシュの回数とリフレッシ ュが開始してからの経過時間を計測する2つのカウンタ クフラグテーブルをリード (163) して、音き込みポ 10 からなるリフレッシュ制御用カウンタ176と. PSR AMのリフレッシュリクエスト信号177を発生するリ フレッシュリクエスト信号発生部178と、PSRAM への制御信号179およびマイコンへのバスサイクル延 長信号180を発生するPSRAMアクセス信号発生部 181から構成される。リフレッシュリクエスト信号発 生部178と、PSRAMアクセス信号発生部181と は、リフレッシュ制御信号出力手段を構成する。

【りり55】まず、PSRAMが春き込み、読み出しさ れていないときの基本動作について述べる。プロック1 78では、パワーオンリセットのネゲートと同時にリフ レッシュリクエスト信号177をブロック181に出力 し始める。プロック181ではその信号を受けて、PS RAMにリフレッシュ用制御信号179を出力する。ブ ロック176ではそのリフレッシュ回数とリフレッシュ 開始からの経過時間を計測していて、リフレッシュ回数 がある一定回数に達したらリフレッシュストップ信号 1 82をブロック178に出力することにより、PSRA Mの消費電力を抑えている。その信号を受けて、ブロッ ク178ではリフレッシュリクエスト信号177の出力 30 を停止し、その結果ブロック181からのPSRAMリ フレッシュ用制剤信号179は停止する。その後、時間 が経過して、リフレッシュ開始からの経過時間がある一 定時間に達すると、ブロック176ではリフレッシュス トップ信号182の出力を停止する。ブロック178で はリフレッシュリクエスト信号177の出力を再開し、 同時にブロック181からのPSRAMリフレッシュ用 制御信号の出力も再開する。次に、PSRAMリフレッ シュ中にPSRAMとのセクタ転送が始まった場合の動 作について述べる。セクタ転送時にPSRAMのリフレ ッシュを行うとシステムバスのデータ転送性能が落ち る。そこで、この時ブロック178はリフレッシュリク エスト信号177の出力を停止し、その結果ブロック1 81からのPSRAMリフレッシュ用制御信号179は 停止する。セクタ転送終了後、ブロック178はリフレ ッシュリクエスト信号177の出力を再開し、ブロック 181はPSRAMリフレッシュ用制御信号の出力を再 関する。

【0056】次に、PSRAMリフレッシュ中にマイコ ンからPSRAMへの書き込みまたは読み出しが行われ

32

31 ュと、マイコンからのPSRAMの書き込みまたは読み 出しは、マイコンのバスサイクルを延長することによっ て同じバスサイクルで行う。ところでパワーオンリセッ 上時に、マイコンの10々のクロック出力と、リフレッ シュ制御信号179を作成するシステムクロックを分周 した100のクロックは、位相がずれることがある。こ のため、何クロック延長するかは、書き込みまたは読み 出し制御信号とリフレッシュ制御信号179のタイミン グ関係と、クロックの位相ずれを考慮して行う必要があ る。したがって、マイコンからPSRAMにアクセスが 10 N. EPNがグラウンドに接続されているので、クロッ あったときは、ブロック175がクロックの位相ずれを 判別してブロック181に情報を伝えた後、ブロック1 81が、PSRAMの書き込みまたは読み出しとリフレ ッシュの制御信号と、マイコンのバスサイクルを延長す るウエイト信号 (WAITN) 180を出力する。 【0057】次に、各プロックの動作の詳細について述 べる。なお本例では、PSRAMは、そのリフレッシュ サイクルが2048回/32msのデバイスを使用し た。図51にブロック176の論理図を示す。図の上半 分がリフレッシュ開始からの経過時間を計測する計数手 20 段であるカウンタ183(以下時間カウンタという)、 下半分が、時間計測手段であるリフレッシュ回数のカウ ンタ184(以下回数カウンタという)であり、 沓ャ4 ビットと3ピットカウンタを数段直列接続することによ り構成されている。また、初段のカウンタは、2段目以 除とは内部の論理が異なっているので、それぞれTYP E-A(185)、TYPE-B(186)として彼で 説明する。この2種類のカウンタを図52を用いて説明 する。まず、回数カウンタ184を説明する。これは1 1ピットカウンタで、リフレッシュリクエスト信号が入 30 力される度にカウントアップし、2の11乗=2048 回入力されるとリフレッシュストップ信号182を出力 する。出力されたリフレッシュストップ信号182は、 ブロック178に入力されてリフレッシュリクエスト信 号177の出力を停止するので、回数カウンタ184は 2047で停止する。次に、時間カウンタ183を説明 する。これは17ビットカウンタで、50のクロックで カウントアップし、200ns×2=約26msごとに リップルを発生する(この値は、上式の型で表現できる 32mg以下で一番大きい値である。)。このリップル は回数カウンタ184のクリア端子と、リフレッシュス トップ信号182を保持しているRS型ラッチのセット **端子に入力されるため、回数カウンタ184はクリアさ** れ、リフレッシュストップ信号182の出力は停止す る。リフレッシュストップ信号182が停止すると、ブ

ロック178はリフレッシュリクエスト信号の出力を再 聞し、その結果、回数カウンタ184は2048回のカ

ウントアップを始める。次に、TYPE-A(185)

とTYPE-B(186)について説明する。図53、

トを示す。各々4ピットのカウンタを例にしている。T YPE-A(185)のタイムチャートは、各ビットの 値が1111から0000に変化するときの状態の変化 を示している。また、TYPE-B(186)のタイム チャートは、各ピットの値が1110から1111に変 化するときの状態の変化と、各ピットの値が1111か ち()()()()に変化するときの状態の変化を示している。 まず、TYPE-A(185)から説明する。TYPE - A(185)は、図53のように出力イネーブルET クの立上りエッジでカウントアップする。また、端子R CNには各ピットの論理積が反転して伝わるので、リッ プルはすべてのピットが1になる度出力される。次に、 TYPE-B(186)を説明する。TYPE-B(1 86)は図54のように個々のカウンタをカスケード接 続するためにTYPE-Aを改良したものである。TY PE-Aを用いカスケード接続した場合、1110から 1111へのカウントアップのEPN入力の立上りエッ ジでRCNにハザードが出てしまう。その改善として、 RCNを5ゅの正クロックで同期し、その信号とEPN との論理稿をRCNとしたのがTYPE-B(186) である。TYPE-B(186)は、出力イネーブルE TNはグラウンドに接続されているが、EPNは前段の リップルを入力としているので、前段からのリップルが 入力された時にカウントアップされる。また、端子RC Nの出力は、すべてのビットが1になったときにだけ、 図中nodeB、nodeCの出力が次々Lowとな り、前段から入力されたリップルをスルーで次段に伝え ている。これにより、すべてのピットが1の時以外の次 段へのリップルの出力は完全にマスクされる。 【1) () 5 8 】続いて、ブロック178の動作を説明す る。図55にブロック178の論理図とタイムチャート を示す。まず、マイコンPSRAMアクセス信号187 (図1()に示す制御部59が出力する)、リフレッシュ ストップ信号182、PSRAMセクタ転送中信号18 8 (図10に示す制御部59が出力する)がすべてネゲ -トしている場合を考える。この状態のとき、このブロ ックでは20 d と5 d の2 つのクロックで作成したn o deDのパルス (実際には、nodeGのパルス) でR S型ラッチをセットし、同様に2つのクロックで作成し たnodeEのパルスでRS型ラッチをリセットするこ とにより周期的にリフレッシュリクエスト信号177を 発生している (図55タイムチャートのA部分)。この 状態でこの信号がブロック176、ブロック181に2 () 4 8回出力されると、ブロック176がリフレッシュ ストップ信号182をアサートし、gateBによりリ フレッシュリクエスト信号177がネゲートされる。そ して、時間計測カウンタ183の開始から26ms後、

ブロック176のリフレッシュストップ信号182がネ

図5.4に各々のリプル発生部分の論理図とタイムチャー 50 ゲートし、再度、リフレッシュリクエスト信号1.7.7の

アサートが始まる。以上がこのブロックの主動作であ

33

る。次に、マイコンPSRAMアクセス信号、リフレッ シュストップ信号182、PSRAMのセクタ転送信号 のうちどれか一つがアサートしてリフレッシュリクエス ト信号177がマスクされる場合の動作について述べ る。まず、PSRAMのセクタ転送中は、gateBに よりリフレッシュリクエスト信号177がマスクされ る。次にマイコンがPSRAMをアクセスしているとき は、gateAによりnodeGがネゲートしリフレッ シュリクエスト信号177がマスクされる。さらに、マ 10 イコンがPSRAMをアクセスしていないかどうかをn odeEの信号をクロックとして検出することにより、 リフレッシュリクエスト信号177をマスクして、マイ コンのPSRAMアクセス中にリフレッシュサイクルが 発生しないようにしている(図55タイムチャートのB 部分)。次に、ブロック175の動作を説明する。図5 6にブロック175の論理図を示す。このブロックでは マイコンで分周した10φクロックCLKMC(10 ゅ) 187と、システムで分周した10ゅクロックCL の結果を2つの端子に同相判別信号189として出力し ている。この判定はマイコンがPSRAMをアクセスし ているときにだけ必要なので、この信号はマイコンのア ドレスストローブ信号(ASN)をクロックとして作成 している。最後に、ブロック181の動作を説明する。 本ブロックではブロック175、ブロック178からの 信号をもとに、PSRAMの制御信号179(CEN、 OEN、WEN)と、ウエイト信号180を作成してい る。上で述べたように、PSRAMリフレッシュはマイ コンのPSRAMアクセスによりマスクされるが、マス 30 クされる直前のリフレッシュはマイコンのバスサイクル で同時に行わなければならない。ここでは、その場合の マイコンのPSRAMアクセスとPSRAMリフレッシ ュのアービトレーションについて説明する。図57、図 58にマイコン制御信号 (ASN、RCN、WCN) と PSRAM制御信号179のアービトレーションを行っ たタイムチャートを示す。動作は図のように4通りあ る。図57のようにCLKMC (100) 187とCL KSYS (10) φ) 188 が同相の場合は、マイコンが

で行うようしている。 【0059】次にカードコントローラから出力する割り 込み信号の動作について図59のハードウエア構成を用 いて説明する。本カードコントローラにはIRQON

PSRAMをリードするときだけ1ウエイト必要であ

る。これに対し、図58のようにCLKMC(10ゆ)

187とCLKSYS (10)の) 188が逆相の場合

は、マイコンがPSRAMをアクセスしたなら、少なく

とも1ウエイト必要である。以上のようにしてマイコン

のPSRAMアクセスとリフレッシュを同バスサイクル

1) . IREQN (192) の4つの割り込み信号があ る。 IRQ()N (289) はマイコン7に電源遮断時の 処理を行なわせるためのものである。具体的にはホスト がカードコントローラ9内のコンフィギュレーションス テータスレジスタのりょし2(パワーダウンピット) に" 1 " をライトしたちアサートするようにしている。 IRQIN(190)はハードリセット時、マイコン7 に初期値設定処理を行なわせるためのものである。具体 的にはホストのハードリセット信号(RESET)19 4を受けるとアサートするようにしている。 | RQ2N (191)は、ソフトリセット時にマイコンに初期値設 定処理を行なわせるためと、コマンドライト時にマイコ ン7にコマンドライト時の処理を行なわせるためと、セ クタ転送終了をマイコン7に知らせセクタ転送終了処理 と終了後の内部処理を行なわせるためのものである。具 体的には、 IRQ2N (191) は、ソフトリセット時 にホストがカードコントローラ9内のデジタルアウトプ ットレジスタのbit2に゛1゛をライトした時、ホス トがコマンドレジスタにコマンドライトした時、セクタ KSYS(10φ)188が同相が逆相かを判別し、そ 20 転送の終了を制御信号生成部70のセクタ転送終了カウ ンタ193が検出した時にアサートするようにしてい る。なおこの際、この3つの割り込み要因をマイコンが 判別できるように、カードコントローラ内の割り込み要 因レジスタ(割込み要因記憶手段)2890にこの要因 内容をセットしている。IREQN(192)は、コマ ンドライト時のマイコン処理が完了した場合とセクタ転 送が終了しマイコン7による転送終了処理が完了した場 台にホストに出力する割り込みである。具体的にはマイ コン7が | REQセットレジスタに" 1 " をセットする ことによりアサートする。なおIREQN(192)は 電源投入時、パワーオンリセット I CからのR E S N 1 9を受けてアサートされるが、これは初期設定中のBU SY表示である。IREQN(192)送出動作の詳細 については各シーケンスフローの説明部で述べているの でここでは省略する。

34

【0060】次にパワーオンリセット、ハードリセッ ト、ソフトリセットの3つリセット動作について図60 のハードウェア常成図を用い説明する。最初にパワーオ ンリセット動作について述べる。電源投入時、ホスト側 の電源を投入すると、本発明品内のパワーオンリセット ICでVccの立ち上がりを検出し、カードコントロー ラ9とマイコン7にリセット信号 (RESN) 19を送 る。カードコントローラ9は、RESN19を受けて内 部のレジスタを切期値に設定する。マイコン7はRES N19を受けて、内部レジスタの初期値設定及び、本発 明品の初期設定処理を行なう。ハードリセットは、ホス トがハードリセット信号 (RESET) 194を本発明 品のカードコントローラ9内制御部59に送出すること により行なわれる。カードコントローラ9内制御部59 (289)、IRQ1N(190)、IRQ2N(19 50 は、RESETを受けて割り込み信号(IRQ1N)1

特開平7-36759

35

90をマイコンに送り、マイコンはこれを受けて初期設 定処理を行なう。ソフトリセットは、ホストがカードコ ントローラ内のデジタルアウトブットレジスタのDIt 3に~1~をライトすることにより行なわれる。b + t 3に、1、がセットされると、制御部は割り込み信号 (IRQ2N) 191をマイコン7に送り、マイコン7 はこの信号を受けた後、割り込み要因レジスタを解析し ソフトリセットとして識別した後に、初期設定処理を行 なう。

*【0061】次にFLASHメモリ及び、MASKRO Mの実装容量を設定するMCCピンの動作について図6 1を用いて述べる。カードコントローラのMCCOピン 23. MCC1 L>22. MCC2 L>21, MCC3 ピン20を表9の実装容量に応じてVccまたはGND に固定しておく。

36

[0062] 【表9】

(19)

表 9

MCC L'				実装容量	
2 0 MCC3	2 1 MCC2	2 2 MĆCI	2 3 MCC0	FLASH	MASKROM
0	0	0	0	4MB	4MB
0	0	0	1	4MB	6МВ
0	0	1	0	4MB	8MB
0	1	0	0	6MB	4MB
0	l	0	1	6MB	6MB
0	i	1	0	6MB	8MB
1	0	0	0	8MB	4MB
1	0	0	1.	8MB	6MB
1	0	1	0	8MB	8MB
×	×	ı	1	- 予備	
1	1	×	×		

【0063】電源立ち上げ時にメモリサイズレジスタ1 95をマイコン7がリードすることにより、本発明品の FLASH及びMASKROMの実装容量を算出する。 このメモリサイズレジスタ195は8110レジスタ であり、MCCり~MCC3の値がbit0~bit3 に対応している。 Dit4~Dit7までの4ビットは 未使用である。MCCピンの設定について具体的に説明 する。MCC3ピン20、MCC2ピン21でFLAS Hの実装容量を4MB、6MB、8MBに設定できる。 本実加例では1MW×8bitのFLASHを使用した ため、それぞれ4個、6個、8個実装に相当する。MC C1ピン22、MCC0ピン23でMASKROMの実 装容量を4MB、6MB、8MBに設定できる。本実施 例では、4MB時512KW×8bitのMASKRO Mを8個、6MB、8MB時1MW×8bitのMAS KROMをそれぞれ6個と8個使用するようしたため、 MCC1ピン22、MCC0ピン23の値でMASKR OM-CENデコーダ196のデコードアドレス(ロー カルアドレスの上位アドレス)を切り換えるようにし

tc.

【1)()64】次に破壊ブロックの判定について説明す る。本実施例では、PSRAMのライトバッファエリア に一時書き込まれたセクダ単位のデータをFLASHメ モリのファイルエリアに招納するときに、FLASHメ モリのライト、イレーズの上限時間を監視することによ り不良ブロックを検出し破壊ブロックとして登録してい る。以下、その方法を説明する。なお、計測はマイコン 40 がFLASHメモリイレーズまたはライトのコマンドを 発行したときを始まりとする。最初に、FLASHメモ リ消去時間監視による方法を説明する。図62にそのフ ローを示す。初期設定としてTC、PCをクリア、EP Gをセットする(197)。マイコンの16ビットタイ マを使用して100mm毎にアウトブットコンペアフラ グAをセットし、マイコン内で割込みを発生する(19 8)。マイコンは、アウトブットコンペアフラグAをク リア (199) した後、ポーリングカウンタを1インク リメントする(200)。ポーリングカウンタが5にな ったところ(201)で、マイコンはFLASHメモリ

37

のステータスレジスタをリードする(202)。(つま り500ms毎に行う。) 消去が完了していた (20) 3) 場合は、不良プロックではなかったので消去中フラ グを解除(204)して本ルーチンは終了する。もし消 去が完了していなかった(203)場合は、タイムアウ トカウンタを1インクリメントする(205)。 ここで タイムアウトカウンタが40でなければ (206) 何も しない。タイムアウトカウンタが40だった(206) 場合。これは未消去状態が500ms×40=20s続 いたということであり、破壊プロックとして登録(20~10~り、セクタ転送タイムアウトエラーフラグをセット(2 7) した後、本ルーチンを終了する。なぜなら、FLA SHメモリのブロック単位の消去時間はMAX10sで

【0065】次に、FLASHメモリ書き込み時間監視 による方法を説明する。図63にそのフローを示す。初 期設定としてTCをクリアし、WFGをセットする(2) (18)。マイコンの8ビットタイマを使用して10.4 и S 毎にコンペアマッチフラグA をセットし、マイコン 内で割込みを発生する(209)。マイコンは、コンペ Hメモリのステータスレジスタをリードする(21 1)。 音き込みが完了していた(212)場合は、不良 ブロックではなかったので書き込み中フラグを解除(2 13) して本ルーチンは終了する。もし書き込みが終了 していなかった (212) 場合は、タイムアウトカウン タを1インクリメントする(214)。ここでタイムア ウトカウンタが40でなければ(215)何もしない。 タイムアウトカウンタが40だった(215)場合、こ れは未書き込み状態が10. 4 µ s × 40 = 416 µ s 続いたということであり、破壊プロックとして登録(2) 16) した後、本ルーチンを終了する。なお、上記で示 した時間監視では定期的に割込みを発生させる方式の例 を示したが、割込み処理に時間がかかりライトの性能に 影響を及ぼすようならば、FLASHメモリのステータ スレジスタをボーリングして単に書き込みあるいは消去 終了を判別するルーチンにする方式でも良い。

【0066】次にセクタ転送タイムアウト判定について 説明する。本実施例では、セクタ転送時、マイコンによ り転送開始からの時間を計測し、ある一定時間経過して もなお転送が終了しない場合にはタイムアウトエラーと してシステムに異常を伝えている。なお、計測は、マイ コンがセクタ転送起動レジスタに1をライトしたときを 転送の始まりとして行っている。以下、その方法を説明 する。図64にそのフローを示す。初期設定としてTC クリア(217)。マイコンの8 ピットタイマを使用し て100ms毎にコンペアマッチフラグAをセットし、 マイコン内で割込みを発生する(218)。マイコンは コンペアマッチフラグAをクリア(219)した役、セ クタ転送中フラグ (このフラグは、セクタ転送が終了し てカードコントローラからマイコンに割込み信号 IRQ 50 て説明する。第1の変更点について、図66のDRAM

2 Nが入った後、割込み要因レジスタをリードしてセク タ転送の終了を確認するとセットされる。) をリードす る(220)。転送が完了していた(221)場合は、 本ルーチンは終了する。もし転送が完了していなかった (221) 場合は、タイムアウトカウンタを1インクリ メントする(222)。ここでタイムアウトカウンタが 10でなければ(223)何もしない。タイムアウトカ ウンタが10だった(223)場合。これはセクタ転送 が100±s×10=1ms続いているということであ 24)し、本ルーチンを終了する。もちろん、マルチセ クタ転送時は、その連続セクタ数を考慮して上記ルーチ ンを作成している。

38

【0067】次にオートパワーオフについて説明する。 本実施例では、システム側からアクセスされず、かつ本 発明品内で処理を行っていない時間を計測して、その時 間が一定時間を越えた場合。マイコンをソフトウェアス タンパイモードに、またFLASHメモリをディープパ ワーダウンモードにして消費電力を低減している。以下 アマッチフラグAをクリア (210) した後、FLAS 20 その方法について述べる。図65にそのフローを示す。 初期設定としてTCをクリアする(225)。マイコン の16ピットタイマを使用して100mm毎にアウトプ ットコンペアフラグAをセットし、マイコン内で割込み を発生する(226)。マイコンはアウトブットコンペ アフラグΑをクリア(227)した後、タイムアウトカ ウンタを1インクリメントする(228)。(ただし、 タイムアウトカウンタはカードがアクセスされる度、〇 にクリアされる。) ここで、タイムアウトカウンタが3 ()()だった(229)場合。マイコンシステムコントロ ールレジスタのSSBYビットを1にして(230)S LEEP命令を実行(231)し、ソフトウェアスタン パイモードに入る(232)。また同時にFLASHメ モリのPWDN端子をLOWレベルにし(233)、F LASHメモリをディープパワーダウンモードにする (234)。次に、動作モードに戻る方法を説明する。 カードがホスト側よりアクセスされた場合、カードコン トローラはマイコンに割込み信号 IRQ2Nを出力する ので(235)、それを利用してマイコンは自動的に動 作モードに移る(236)。マイコンは、この時FLA SHメモリのPWDN端子をHIGHにし(237)、 FLASHメモリは動作モードに戻る(238)。 【0068】次に拡張例として制御テーブル、ライトバ ッファ、ガーベイジバッファにDRAMを使用する場合 の方法について述べる。本実施例では、各種テーブル、 ライトバッファおよびガーベイジバッファにPSRAM を使用しているが、カードコントローラに次に示す3つ の回路上の変更を加えるだけで、PSRAMをビット単 価の安いDRAMに置き換えることができる。以下で は、512K×8ピット構成の4MDRAMを例にとっ

リードのタイムチャートを用いて説明する。DRAMで は PSRAMのCENの代わりの制剤信号としてRA SN、CASNを使用するので、この信号を作成する必 要がある。また、そのタイミングに合わせてアドレスを 2回(Rowアドレス-10bit. Columnアド レス-9111) 出力する (アドレスマルチプレク ス)。このアドレスマルチプレクスは、フラッシュメモ リ、MASKROMアクセス時は行わず、DRAMアク セス時だけ行う。また、ライトバッファとしてDRAM をアクセスするときは、Rowアドレスは変えず、Co 10 ベイジバッファのアクセス方式の拡張例について図7 lumnアドレスだけ変えてデータのリード、ライトを 行うページモードを使用することにより高速の転送が可 能である。第2の変更点について、図67のDRAMラ イトサイクルのタイムチャートを用いて説明する。ライ トアクセスのとき、PSRAMはWEN信号の立ち上が りでデータをラッチのに対し、DRAMはWEN信号の 立ち下がりでデータをラッチするため、WEN信号のタ イミングの作り方に変更を要する。第3の変更点につい て、図68のDRAMのヒドゥンリフレッシュのタイム で行っているオートリフレッシュの代わりに、ヒドゥン リフレッシュを行う。4MDRAMの仕様に合わせ、1 6ms間に1024回行うように計数カウンタと時間カ ウンタを作り、RASNとCASNの制御を行う。また PSRAMのオートリフレッシュと同様に、1バスサイ クルのリードまたはライトの中に、リフレッシュサイク ルを挿入するタイミングを作成する必要がある。

【0069】次に拡張例として、アクセスタイムの遅い FLASHメモリ239とアクセスタイムの速いFLA SHメモリ14を混在して使用する場合について説明す 30 る。本実施例では、消去ブロック単位をチップのブロッ ク単位と同じにするため、アクセスの速いFLASHメ モリ14を使用して、8ビットずつのインターリーブ転 送を行っている。一方、コスト等の制約によりアクセス タイムの遅いFLASHメモリ239を混在して使用し たい場合には、カードコントローラ9の回路変更により 図69に示すような混在使用が可能である。点線で囲ん だ部分がアクセスの遅いFLASHメモリ239を使用 した部分240である。ただし、この場合アクセスの遅 いFLASHメモリ239では、上位8ピットと下位8 ピットを別のチップに格納せざるおえないので消去プロ ック単位が2倍になる。以下、変更部分に関して説明す る。本実施例では、FLASHセクタリード転送の際、 ホストからの1回のリードに対して2回のリードを行っ ている。しかし、アクセスタイムの遅いFLASHメモ り239の場合、2回のリードを行っているとホストの リードサイクルに聞にあわない。そこで、MASKRO Mのアクセスと同じようにように2つのチップを1ワー ドとして扱えるように、アドレスの最下位ピットしA() は使用せずに上位側CENと下位側CENを同じタイミ 50 なる部品の点数を少なくできる。これはカード化などの

ングでアサートする。またLD8-15を上位側のFL ASHメモリ239へ接続し、書き込みのため双方向バ スにする。下位側のFLASHメモリ239は、従来通 り双方向バスのLD0-7を接続する。ただし、マイコ ンからのアクセスは8ビットアクセスなので、この場合 CENは上位側下位側別々にコントロールする必要があ る。これにより、1回のリードで16ビット読みだすこ とができる。

40

【0070】次に制御テーブル、ライトバッファ、ガー 図71を述べる。本拡張例は、図70に示すメモリ マップ上にPSRAM13をアクセスするウインドウ2 4 1 を 1 K B有し、PSR AM 1 3 の領域管理をマイコ ン7が行なう方式である。1 KBのウインドウ241で PSRAM13全領域 (5 1 2 KB) のアクセスを可能 にするため、図71に示す方法でローカルアドレス48 を生成する。マイコンアドレス51(PAO~15)の 下位1001tをそのままスルーでローカルアドレス下 位10hitに出力(242)し、ファイルバンクレジ チャートを用いて説明する。DRAMでは、PSRAM 20 スタの下位9bitをそのままスルーでローカルアドレ ス上位9 h i tに出力 (243) して、19 h i tのロ ーカルアドレスを生成する。以上の方式により、1KB のウィンドウ241を通してPSRAM13の512K Bの全エリアをマイコン7のソフトウエアで管理でき、 カードコントローラ9のハードウエアを削減することが できる。なお、このウインドウサイズは、1KBに限定 されるものではない。また、メモリの容量も512KB に限定されない。

[0071]

【発明の効果】本発明によれば、他のファイル記憶装置 と比較して高速アクセス性能に優れる。すなわち、磁気 ディスク装置に対してはシーク時間が必要なく、リード ライトともに高速であり、従来のフラッシュメモリを使 用した記憶装置に対しては、ライトバッファを有するた め、書き込みにおいて特に高速化を図ることができる。 揮発性メモリを記憶媒体とした記憶装置と比較すると高 速とはいえなくなるが、それらに対してはバックアップ 電源不要、低価格などの優位性が認められる。

【()()72】また、消去回数を記録し、消去回数の多い ブロックと少ないブロックの間でデータの入れ替えを行 うのでフラッシュメモリの書換え寿命がブロック間で均 等となるので実効的に寿命が延びる。消去回数が多いブ ロックに入っているデータは頻繁に書換えが行われるデ ータと考えられるからである。従って、ファイル記憶装 置として実用的なシステム寿命を確保できる。また、そ の際に、1種類のチップに複数種類のデータをいれる、 例えば、マスクROMにシステムファイルやインタフェ ース情報を入れるというようにするため、1種類のチッ プには1種類のデータしか入れない場合に比べて必要と

41

小型化に貢献する。また現在では磁気記憶装置と比較し て高価なフラッシュメモリを記憶媒体としたファイル記 性装置としては、一部を安価な読み出し専用のR OMを 使用することにより低価格を実現できる。またICカー ドの構成情報やアクセス情報などを内部に格納して外部 からアクセス可能とすることによりICカードの標準規 格などに運搬可能となる。またホストのバス幅と、メモ リのバス幅を直宜調節することにより、すなわち、ホス トが16ビット幅の場合に、現状ではフラッシュメモリ は8ピット幅が多いためにバス幅を調整することが必要 10 になるが、マスクROMは16ピット幅のものを用いる ことにより、マスクROMにたいしては、バス幅の調整 が不用となるために、性能向上と回路数の低下をはかる ことができる。また揮発性メモリとしてリフレッシュが 必要なメモリを使用することにより低価格となる。ま た.該当メモリアクセスされていないときにリプレッシ **ュし、また最低限のリフレッシュしかしない制御を行う** ことにより、処理時間の無駄をなくし、性能向上に貢献 する.

【図面の簡単な説明】

【図 1 】半導体ファイルシステム(カード)のブロック 図である。

- 【図2】カードの回路図である。
- 【図3】カードの回路図である。
- 【図4】ホストとの接続図である。
- 【図5】アドレスマップの説明図である。
- 【図6】 1/〇空間リードタイミングの説明図である。
- 【図7】 1/○空間ライトタイミングの説明図である。
- 【図8】メモリ空間リードタイミングの説明図である。
- 【図9】メモリ空間ライトタイミングの説明図である。
- 【図 1 (1 】 カードコントローラのブロック図である。
- 【図】1】データレジスタ部のブロック図である。
- 【図12】レジスタ部のブロック図である。
- 【図 】3】ローカルアドレス生成部のブロック図であ る。
- 【図 14】制御部のブロック図である。
- 【図 1 5 】セクタライト時のデータフローの説明図であ る
- 【図16】セクタライト時のタイムチャートである。
- 【図17】FLASHセクタリード時のデータフローの 40 説明図である。
- 【図18】PSRAMセクタリード時のデータフローの 説明図である。
- 【図19】FLASH及びPSRAMセクタリード時のタイムチャートである。
- 【図20】MASKROMセクタリード時のデータフローの説明図である。
- 【図21】MASKROMセクタリード時のタイムチャートである。
- 【図22】マルチ転送での物理セクタ番号切り換え動作 50 トの説明図である。

の説明図である。

- 【図23】マルチ転送のタイムチャートである。
- 【図24】ローカルアドレス生成動作の説明図である。

42

- 【図25】ローカルアドレス生成動作の説明図である。
- 【図26】マイコンアドレスマップの説明図である。
- 【図27】ファイル領域の物理アドレスマップの説明図である。
- 【図28】ファイル領域ローカルアドレス生成手順の説 明図である。
- (図29) PSRAMの物理アドレスマップの説明図である。
 - 【図30】PSRAMローカルアドレス生成手順の説明 図である。
 - 【図31】データバス切り換え部のブロック図である。
 - 【図32】論理セクタテーブルの説明図である。
 - 【図33】物理セクタテーブルの説明図である。
 - 【図34】ガーベイジコレクションの説明図である。
 - 【図35】消去管理テーブルの説明図である。
 - 【図36】ブロックフラグテーブルの説明図である。
 - 【図37】セクタライト転送後の内部処理フローチャー トである。
 - 【図38】 ブロックステータステーブルの説明図である
 - 【図39】電源遮断時の処理の説明図である。
 - 【図40】電源投入時の処理の説明図である。
 - 【図41】 電源投入時のシーケンスプローである。
 - 【図42】電源遮断時のシーケンスプローである。
 - 【図43】セクタ転送前処理のシーケンスフローである。
- 30 【図44】FLASHセクタリード転送中のシーケンスフローである。
 - 【図45】MASKROMセクタリード転送中のシーケンスプローである。
 - 【図46】PSRAMセクタライト転送中のシーケンスフローである。
 - 【図47】セクタ転送終了処理のシーケンスフローである。
 - 【図48】セクタ転送終了後の内部処理のシーケンスフローである。
 - 【図49】 ガーベイジコレクションのシーケンスフロー である。
 - 【図50】PSRAMリプレッシュ制御部のブロック図である。
 - 【図51】リフレッシュ制御用カウンタのブロック図で ***
 - 【図52】カウンタタイムチャートである。
 - 【図53】TYPE-Aのリップル論理とタイムチャートの説明図である。
 - 【図54】TYPE-Bのリップル論理とタイムチャートの幾明図である。

(23)

【図55】リフレッシュリクエスト信号発生部の論理と タイムチャートの説明図である。

【図56】同相判別回路の論理図である。

【図57】同相時のPSRAMアクセスタイムチャート である。

【図58】逆相時のPSRAMアクセスタイムチャート である。

【図59】割り込み信号生成動作の説明図である。

【図6()】リセット動作の説明図である。

【図61】MCCピンの説明図である。

【図62】 F L A S H メモリのイレース時間監視プロー チャートである。

【図63】FLASHメモリのライト時間監視フローチャートである。

【図64】セクタ転送時間監視フローチャートである。 【図65】オートパワーオブ動作フローチャートであ

【図66】 DRAMのリードサイクルタイムチャートである。

【図67】DRAMのライトサイクルタイムチャートで 20 ある。

【図68】 DRAMのヒドュンリフレッシュタイムチャートである。

【図69】アクセスの速いFLASHと遅いFLASH の混在使用例の説明図である。

【図7()】マイコンメモリマップの説明図である。


【図71】ローカルアドレス生成手順の説明図である。 【符号の説明】

1…データ格納用不揮発性メモリ、2…アトリビュート Q1N、191…1RQ2N、192…1REQN、1 情報格納用不揮発性メモリ、3…制御テーブル、4…ラ 30 93…セクタ転送終了カウンタ、194…RESET、イトバッファ、5…ガーベイジバッファ、6…ローカル 195…メモリサイズレジスタ、239…アクセスのジメモリ、7…制御用マイコン、8…JEIDAインタフ いフラッシュメモリ ニースバス、9…カードコントローラ、13…PSRA*


*M. 14…FLASHメモリ、15…マスクROM、1 7---P41, 20---MCC3, 21---MCC2, 22---MCC1、23…MCC0、24…インタフェースコン トローラ、25…システムバス、45…データレジスタ 部 47…データバスきり換え部、49…ローカルアド レス生成部、57…システム割込み信号、58…マイコ ン割込み信号、63…ファーストデータレジスタ、64 …セカンドデータレジスタ、65…バンクレジスタ、6 6…9ピットカウンタ、68…マルチプレクサ、69… 10 制剤レジスタ. 70…制剤信号生成部. 91…セカンド ファイルバンクレジスタ、93…ファーストファイルバ ンクレジスタ、94…論理セクタテーブル設定レジス タ、95…論理セクタテーブル、96…ファイルデータ ウィンドウ、97…フラッシュメモリ、98…マスクR OM. 101…論理セクタテーブルウィンドウ、105 ---物理セクタテーブル、106 --- ブロックフラグテーブ ル、107…プロックステータステーブル、108…消 去管理テーブル、109…入れ換え要求フラグ、110 入れ換え済フラグ、111…破壊フラグ、112…満杯 フラグ、175…同相判別回路、176…リフレッシュ 制御用カウンタ、177…リフレッシュリクエスト信 号、178…リフレッシュリクエスト信号発生部、17 9… PSRAM制御信号、180…バスサイクル延長信 号。181…PSRAMアクセス信号発生部、182… リフレッシュストップ信号。183…時間カウンタ、1 84…回数カウンタ、187…マイコンPSRAMアク セス信号、188…PSRAMセクタ転送中信号、18 9…同相判別信号、289… | RQON, 190… | R Q1N, 191-1RQ2N, 192-1REQN, 1 195…メモリサイズレジスタ、239…アクセスの遅 いフラッシュメモリ

44

[26]




[図7]



(24) 特開平7-36759


[21]

团 1



[図4]


図 4



特開平7-36759

[図2]


(25)



(26)

特開平7-36759

[図3]





(27)

特別平7-36759

[図5]

図 5






特別平7-36759 (28) [図10] 図 10 カードコントローラ クロック分配分周部 到这 コントロール信号 制御部 ホスト側 生成部 メモリ データバス 切り換え部 割込 制御用マイコン [図25] 【図22】 **E**25 9-9162 99813

特別平7-36759 (29) [図11] 図 11 - 4 5 <u>データレジス</u>タ部 6 3 60 SD セカンドデータ レジスタ(16bit) レジスタ(16bit) データバス 切り換え部 [213] [图12] **B** 12 ライトプリコンフ \$ピットカワンタ マクタカウント セクタ番号 シリング番号Low ŞDH 各レジスタの リードンライ イネーブル 料料用マイコン [図56] [図66] CORAM - 1-1'51#> 四相中的信号 TIPSTELL .

特別平7-36759 (30) [図14] 図 14 制御部 コントロール信号 ホスト側 r5 7 割込 レジスタ コントロール 信号 イネーブル ローカル デコーダム メモリ 制御レジスタ 制何信号 セクタ転送起動 生成部 **69**1 2 692 セクタ転送コントロール 693 5 5 マルチ転送サイズ デコーダC 對这要因 694 695 I REQTON 各レジスタの メモリサイズ リード/ライト イネーブル **f** 6 1 5 8 **3**1j2 PD 制御用マイコン [216] [図15] 四 16 **2** 15 .a.k., ເທັດທານປາທານປາທານປາທານປ້ຳນາດ ##ンドデー レクスタ ファース i マーナ レジスタ 7- FO 1660L LAG-B (PAD-オウン (ED)) PSRAM -CEM PSRAM -WEN アータバス PUPP DESER (4) (B) (FFZ Jbis) (FEFE)



(32)

特開平7-36759









図52 | 181 | 26ms | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 181 | 18

【図67】




特開平7-36759


(33)


[図21]

図 21





[図24]






(35) 特開平7-36759







(36)

特開平7-36759






[図38]



(37)

特開平7-36759


[図37]






(38)

特開平7-36759






(39)


特別平7-36759

[図42]

E 42




- ・ ホストポコンフィギュレーションステータスレジスタのbutfrtット
- カードコントロークがコンフィギエレーションピンサプレースメントレジステのHidをテリフ



(40)


[図43]




- ホストがシリンダ番号、ヘッド番号、セクタ番号を各レジスタにライト
- (2) ホストがコマンドをコマンドレジスタにライト
- ③ カードコントローラが割り込み要因レジスタをセットし、IRQ2Nをアサート
- (4) マイコンが割り込み要因レジスタをリード
- マイコンがコマンドレジスタをリード
- (6) マイコンが論理セクタ番号を物理セクタ番号に収換
- (1) [セクタリードロリ]マイコンが物理セクタ番号をセカンドファイルパンクレジスタにライト[セクタライト時]
 - マイコンがライトバッファのセクタ番号をセカンドファイルパンクレジスタにライト
- (8) マイコンがセクタ転送コントロールレジスタをセット
- (9) マイコンがREQレジスタに"I"ライト
- (f) iREQレジスタの"1" を受けてIREQNアサート
- (1) マイコンがセクタ転送起動レジスタに"ピライト
- (2) セクタ転送起動レジスタの "|" を受けて、セカンドファイルバンクレジスタから ファーストファイルバンクレジスタへセクタ番号を転送。セクタ転送起動レジスタ の "|" を受けてステータスレジスタのbiGに "(" をセット
- ③ ホストが、IREQNアサートを受けポーリングし、ステータスレジスタのbit3が *1* ならばセクタ転送園始
- (A) ステータレジスタのリードを受けて、IREQNをネゲート


(41)

特開平7-36759





(42)



[図49] 裁り返し (M) ON & CA


(43)

特開平7-36759 (44) [図54] [図53] 四 54 **5**3 TYPEB · TYPB-A リプル発生率 \$\$184 TUTUT nodca RÇN [図58] [図57] 四57 CLK3Y3(10 f)とCLXMC (10 f)が逆棋の場合 CLESYS(104)上CLKMC(104)が同相の場合 - READ --- 2 WAN CYCM - READ --- I wait cycle CLKEYECO 6) CTX2A2(204) 188 (T.KEA2Q %) 24 - CLIKSYS(10 4) CLKSYS(5.4.) G,KMCrID #) 207 -CLKMC(10#> ASH NZA RDN RON PSRAM-CEN PSRAM-CEN PSTRAIM-COEN refresh PSRAM-DEN - Riterh · WRITE · · · I wan cycle · WRITE --- No wait cycle CLKSY9020 (1) CLK3Y3(20 4) _____ GX2A210 %1 ~\$LK\$Y\$(10 f) __\$ (EEE (EXSYSTS #) CLKSYS(5 #) G.KMQ(104) CLKMC(10#) ASN ASN WEN WEN MSRAM-CEN PSRAM-CEN PSR AM-CORN refronts. PERAM-DEN PSRAM-WEN PSRAM-WEN

(45)

[図55]

図 55




特開平7-36759 (46) [図59] 図59 本発明品 192 IREQN カードコントローラ RESET ライトイネーブル 创御部 IREQセット レジスタ 创御信号生成部 レジスタ部 证这件了 bit2 カウンク 割り込み要因レジスタ タイミングジェネレータ ⁽2890 IRQ2N IRQUN PD IRQIN マイコン

(47)


特開平7-36759

[図60]

図60



- 1、電源投入時
- 2. ハードリセット
- 3. ソフトリセット




(48)

特開平7-36759

[図61]

图61




(49)

特開平7-36759

[図62]

図 62 <FLASHメモリ消去時間監視による方法>




(50)

特開平7-36759

[図63]

図63

<FLASHメモリ書き込み時間監視による方法>




(51)

特開平7-36759

【図64】

図64






(52)

[図65]

図65

くマイコンのスオンパイモードへの移行と動作モードへの復帰 およびFLASHメモリのディープパワーダウンモードへの移行と動作モードへの復帰>




(53)

[図69]

図69

<アクセスタイムの速いPLASHメモリと遅いFLASHメモリの混在使用例>



フロントページの続き

(72)発明者 片山 国弘

神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マイクロエレクトロニク

ス機器開発研究所内

(72) 発明者 柿 健一

抻京川県横浜市戸塚区吉田町292香地 株 式会社日立製作所マイクロエレクトロニク ス機器開発研究所内

(72)発明者 大久保 京夫

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72)発明者 菊池 隆

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72)発明者 岸 正道

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(72)発明者 鈴木 猛

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内

(54)

特開平7-36759

(72)発明者 門脇 茂

東京都小平市上水本町5丁目20番1号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 常広 隆司

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロニクス機器開発研究所内

(72)発明者 高谷 佳夫

千葉県智志野市東智志野七丁目1番1号 日立京葉エンジニアリング株式会社内

(72)発明者 齊藤 学

千葉県智志野市東習志野七丁目1番1号 日立京葉エンジニアリング株式会社内